公开(公告)号：CN110383488B

公开(公告)日：2023-08-29

申请号：CN201780088076.6

申请日：2017-03-16

Applicant: 三菱电机株式会社

Inventor： 藤田淳 ,  鹿口直斗 ,  和田文雄

IPC: H01L29/78 ,  H01L21/336

Abstract: 得到可靠性高的半导体装置。半导体装置(11)具备半导体基板、第1栅布线(22)及第2栅布线(22)、第1金属部(20a)、绝缘部件(40)以及第2金属部(20b)。第1栅布线(22)及第2栅布线(22)在半导体基板的主面上相互隔开间隔而配置。第1金属部(20a)形成于第1栅布线(22)及第2栅布线(22)之上。第1金属部(20a)具有在第1栅布线(22)与第2栅布线(22)之间的区域中位于与半导体基板(18)侧相反的一侧的上表面。在上表面形成有凹部(28)。绝缘部件(40)埋入于凹部(28)的至少一部分。第2金属部(20b)从绝缘部件(40)的上部表面上延伸至第1金属部(20a)的上表面上。

公开(公告)号：CN102479807B

公开(公告)日：2014-12-10

申请号：CN201110380426.0

申请日：2011-11-25

Applicant: 三菱电机株式会社

Inventor： 樽井阳一郎 ,  鹿口直斗 ,  中村卓誉

IPC: H01L29/24 ,  H01L29/36 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/1608 ,  H01L21/046 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/1095 ,  H01L29/66068 ,  H01L29/7811

Abstract: 本发明提供一种碳化硅半导体装置及其制造方法。在具有作为JTE区域或者FLR的终端区域的碳化硅半导体装置的制造中，增大将在终端区域表面产生的损伤层除去的刻蚀量的容限。碳化硅半导体装置在半导体元件的终端部具有作为JTE（Junction Termination Extension）区域或者FLR（Field Limiting Ring）的终端区域。终端区域利用将杂质的种类以及注入能量固定的一个阶段的离子注入形成。在终端区域的深度方向的杂质浓度分布中，最浅的位置的浓度峰值位于比表面深0.35μm的位置，并且，表面部的浓度为最浅的浓度峰值的十分之一以下。

公开(公告)号：CN109844550B

公开(公告)日：2021-06-15

申请号：CN201680090272.2

申请日：2016-10-26

Applicant: 三菱电机株式会社

Inventor： 鹿口直斗 ,  海老池勇史

IPC: G01R31/26 ,  G01R1/073

Abstract: 本申请的发明涉及的检查装置具备：固定板；多个伸缩部，它们的一端固定于固定板；多个接触探针，它们各自固定于多个伸缩部的另一端；以及多个固定部，它们分别针对多个接触探针而设置，各固定部对固定状态、开放状态进行切换，该固定状态为将多个接触探针中的对应的接触探针的上端固定于第1位置，该开放状态为不固定该接触探针，在固定状态下，接触探针被多个伸缩部中的对应的伸缩部朝向固定板拉拽，在开放状态下，接触探针的上端配置于与第1位置相比接近固定板的第2位置。

公开(公告)号：CN104283533B

公开(公告)日：2017-08-29

申请号：CN201410325571.2

申请日：2014-07-09

Applicant: 三菱电机株式会社

Inventor： 鹿口直斗 ,  樽井阳一郎

IPC: H03K17/08 ,  H01L29/739 ,  H01L27/04

CPC classification number: H01L31/167 ,  G01K7/01 ,  G01K2217/00 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2924/12032 ,  H01L2924/13055 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明得到一种半导体装置，其使宽带隙半导体元件的温度检测功能正常地运转，并且实现了成本降低以及组装性的提高。以从光纤(20)的入射面(30)入射宽带隙半导体元件形成部(1)的半导体激活部(12)发光时的出射光，经由光纤(20)从出射面(40)由光电二极管(3)接收所述出射光的方式，在宽带隙半导体元件形成部(1)的半导体激活部(12)和光电二极管(3)之间设置光纤(20)。具体地说，将光纤(21)的入射面(30)配置为与宽带隙半导体元件形成部(1)的侧面部相对，使宽带隙半导体元件发光时的出射光入射至该光纤(21)的入射面(30)。

公开(公告)号：CN102479807A

公开(公告)日：2012-05-30

申请号：CN201110380426.0

申请日：2011-11-25

Applicant: 三菱电机株式会社

Inventor： 樽井阳一郎 ,  鹿口直斗 ,  中村卓誉

IPC: H01L29/24 ,  H01L29/36 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L29/1608 ,  H01L21/046 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/1095 ,  H01L29/66068 ,  H01L29/7811

Abstract: 本发明提供一种碳化硅半导体装置及其制造方法。在具有作为JTE区域或者FLR的终端区域的碳化硅半导体装置的制造中，增大将在终端区域表面产生的损伤层除去的刻蚀量的容限。碳化硅半导体装置在半导体元件的终端部具有作为JTE（JunctionTerminationExtension）区域或者FLR（FieldLimitingRing）的终端区域。终端区域利用将杂质的种类以及注入能量固定的一个阶段的离子注入形成。在终端区域的深度方向的杂质浓度分布中，最浅的位置的浓度峰值位于比表面深0.35μm的位置，并且，表面部的浓度为最浅的浓度峰值的十分之一以下。

公开(公告)号：CN114830333B

公开(公告)日：2025-02-07

申请号：CN201980103124.3

申请日：2019-12-23

Applicant: 三菱电机株式会社

Inventor： 鹿口直斗

IPC: H10D84/00 ,  G01R31/26 ,  G01R31/28 ,  H01L23/544

Abstract: 目的在于提供能够进行耐压特性的判定以及成本的削减的半导体装置。半导体装置包含半导体基板、第1电极、第2电极及绝缘膜。半导体基板在表面包含半导体元件，在背面包含对半导体元件的动作进行控制的背面电极。第1电极及第2电极设置于末端区域，该末端区域是在半导体基板的外周部形成的，位于形成有半导体元件的有源区域的外侧。绝缘膜设置于第1电极和第2电极之间。第2电极设置于在半导体基板的表面设置的绝缘性的层间膜之上。第1电极与半导体基板的表面接触，并且，与第2电极相比设置于半导体基板的端部侧，该第1电极与背面电极电连接。

公开(公告)号：CN104282686B

公开(公告)日：2017-05-17

申请号：CN201410320367.1

申请日：2014-07-04

Applicant: 三菱电机株式会社

Inventor： 末川英介 ,  鹿口直斗 ,  池上雅明

IPC: H01L27/04 ,  H01L29/78 ,  H01L29/06 ,  H01L29/739

CPC classification number: H01L27/0251 ,  H01L21/8213 ,  H01L21/8252 ,  H01L27/0605 ,  H01L27/088 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/402 ,  H01L29/66068 ,  H01L29/66712 ,  H01L29/7803 ,  H01L29/7811 ,  H01L29/7815

Abstract: 本发明提供一种宽带隙半导体装置，其能够抑制栅极电极与源极电极之间的静电破坏，而不会增加芯片成本。本发明的宽带隙半导体装置具备：第2源极层(n+源极层(4A))，其在p基极层(3A)的表层夹着场绝缘膜(11)形成，且与n+源极层(4)在同一工序中形成；第2栅极电极(栅极多晶硅(7A))，其至少形成于场绝缘膜(11)上，且与栅极多晶硅(7)为同一层；第3栅极电极(栅极电极(12))，其形成于一侧的第2源极层上，与第2栅极电极电连接；以及第2源极电极(源极电极(9A))，其形成于另一侧的第2源极层上。

公开(公告)号：CN105556669A

公开(公告)日：2016-05-04

申请号：CN201380079660.7

申请日：2013-09-17

Applicant: 三菱电机株式会社

Inventor： 鹿口直斗 ,  末川英介 ,  池上雅明

IPC: H01L27/06 ,  H01L21/336 ,  H01L21/822 ,  H01L27/04 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L27/0922 ,  H01L21/8213 ,  H01L27/0207 ,  H01L27/0605 ,  H01L29/0615 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/7803

Abstract: 本发明涉及一种使用了宽带隙半导体的半导体装置，其具有：第1导电型的第1MOS晶体管(SM)，其第1主电极(D)与第1电位连接，第2主电极(S)与第2电位连接；以及第2导电型的第2 MOS晶体管(LM)，其第1主电极(D)与第1 MOS晶体管的控制电极(G)连接，第2主电极(S)与第2电位连接，第1 MOS晶体管的控制电极与第2 MOS晶体管的控制电极(G)被共通地连接，第1以及第2 MOS晶体管形成于共通的宽带隙半导体衬底之上，第1 MOS晶体管构成为，主电流相对于所述宽带隙半导体衬底的主面而在垂直方向上流动，第2 MOS晶体管构成为，主电流相对于宽带隙半导体衬底的主面而在水平方向上流动。

公开(公告)号：CN102798738B

公开(公告)日：2015-01-07

申请号：CN201210068143.7

申请日：2012-03-15

Applicant: 三菱电机株式会社

Inventor： 鹿口直斗 ,  池上雅明

IPC: G01R1/04

CPC classification number: G01R1/04 ,  G01R1/06777 ,  G01R31/129 ,  G01R31/2879 ,  G01R31/2886 ,  G01R31/2887 ,  H01L22/14

Abstract: 本发明的目的在于提供一种在测试时能够防止在半导体的终端部的放电的半导体测试夹具。本发明的半导体测试夹具的特征在于，具备：台座（1），配设有探针（3）和以在平面视图中包围探针（3）的方式设置的绝缘物（2）；载物台（6），与台座（1）的配设有探针（3）以及绝缘物（2）的一侧的面对置地配置并且能够在台座（1）侧的面上载置被检体（4），在载物台（6）载置被检体（4）并且台座（1）和载物台（6）向接近的方向移动时，探针（3）与形成于被检体（4）的电极接触，并且，绝缘物（2）接触到被检体（4）。

公开(公告)号：CN114830333A

公开(公告)日：2022-07-29

申请号：CN201980103124.3

申请日：2019-12-23

Applicant: 三菱电机株式会社

Inventor： 鹿口直斗

IPC: H01L27/04 ,  G01R31/26 ,  G01R31/28 ,  H01L21/66 ,  H01L21/822

Abstract: 目的在于提供能够进行耐压特性的判定以及成本的削减的半导体装置。半导体装置包含半导体基板、第1电极、第2电极及绝缘膜。半导体基板在表面包含半导体元件，在背面包含对半导体元件的动作进行控制的背面电极。第1电极及第2电极设置于末端区域，该末端区域是在半导体基板的外周部形成的，位于形成有半导体元件的有源区域的外侧。绝缘膜设置于第1电极和第2电极之间。第2电极设置于在半导体基板的表面设置的绝缘性的层间膜之上。第1电极与半导体基板的表面接触，并且，与第2电极相比设置于半导体基板的端部侧，该第1电极与背面电极电连接。