公开(公告)号：CN111354779A

公开(公告)日：2020-06-30

申请号：CN201911292896.4

申请日：2019-12-16

Applicant: 三菱电机株式会社

Inventor： 寺岛知秀 ,  香川泰宏 ,  田口健介

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L27/06

Abstract: 本发明涉及半导体装置及半导体装置的制造方法。提供用于在具有电压感测构造的半导体装置中对寄生晶体管的动作进行抑制的技术。半导体装置具有半导体层(2)、第一杂质区域(3A)、第二杂质区域(3B)、第一半导体区域(4A)、第二半导体区域(4B)、第一电极(6)、第二电极(S1)、第三电极(S2)，第二杂质区域至少在第二半导体区域的下方具有低寿命区域(1000)，该低寿命区域(1000)是具有比第二杂质区域的表层的缺陷密度高的缺陷密度的区域或扩散了重金属的区域。

公开(公告)号：CN106256024A

公开(公告)日：2016-12-21

申请号：CN201480078514.7

申请日：2014-12-15

Applicant: 三菱电机株式会社

Inventor： 海老原洪平 ,  小山皓洋 ,  纐缬英典 ,  长江明美 ,  川原洸太朗 ,  渡边宽 ,  田口健介 ,  日野史郎

IPC: H01L29/872 ,  H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78

Abstract: 其目的在于提供一种能够缓和开关时的电场来提高元件耐压的碳化硅半导体装置。碳化硅半导体装置(100)具备：场绝缘膜(3)，形成于碳化硅基板(1)的表面上；第一表面电极(4)，搭载于场绝缘膜(3)而形成；第二表面电极(5)，覆盖第一表面电极(4)并超过第一表面电极(4)的外周端而延伸到场绝缘膜(3)上；以及第二导电类型的终端阱区域(2)，在碳化硅基板(1)内延伸到比第二表面电极(5)的外周端更靠外周侧的位置，第二表面电极(5)的外周端和场绝缘膜(3)的内周端的距离小于对第二表面电极(5)的外周下端施加的电场强度与构成场绝缘膜(3)或者表面保护(6)的绝缘材料的绝缘破坏强度中的较小的绝缘破坏强度相等时的第二表面电极(5)的外周端和场绝缘膜(3)的内周端的距离。

公开(公告)号：CN104704635A

公开(公告)日：2015-06-10

申请号：CN201380051939.4

申请日：2013-06-27

Applicant: 三菱电机株式会社

Inventor： 田口健介 ,  高桥彻雄 ,  楢崎敦司

IPC: H01L29/06 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/08 ,  H01L27/088 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L29/063 ,  H01L21/26513 ,  H01L21/266 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/7395 ,  H01L29/7811

Abstract: 设置于半导体元件外周部的终端构造(32)具有：N型漂移区域(1)，其形成于半导体衬底(30)内；以及P型杂质区域(2)，其形成于N型漂移区域(1)内的上表面部。P型杂质区域(2)在宏观观察时，P型杂质浓度从终端构造(32)的内周部朝向外周部减小。另外，P型杂质区域(2)在微观观察时，由P型的多个高浓度区域(2b)及围绕其的低浓度区域(2a)构成，并具有低浓度区域(2a)彼此分离的部分。

公开(公告)号：CN111354779B

公开(公告)日：2023-09-12

申请号：CN201911292896.4

申请日：2019-12-16

Applicant: 三菱电机株式会社

Inventor： 寺岛知秀 ,  香川泰宏 ,  田口健介

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336 ,  H01L27/06

Abstract: 本发明涉及半导体装置及半导体装置的制造方法。提供用于在具有电压感测构造的半导体装置中对寄生晶体管的动作进行抑制的技术。半导体装置具有半导体层(2)、第一杂质区域(3A)、第二杂质区域(3B)、第一半导体区域(4A)、第二半导体区域(4B)、第一电极(6)、第二电极(S1)、第三电极(S2)，第二杂质区域至少在第二半导体区域的下方具有低寿命区域(1000)，该低寿命区域(1000)是具有比第二杂质区域的表层的缺陷密度高的缺陷密度的区域或扩散了重金属的区域。

公开(公告)号：CN111819697A

公开(公告)日：2020-10-23

申请号：CN201980016986.2

申请日：2019-02-19

Applicant: 三菱电机株式会社

Inventor： 中田和成 ,  田口健介

IPC: H01L29/78 ,  C23C18/16 ,  C23C18/52 ,  H01L21/28 ,  H01L21/288 ,  H01L21/336 ,  H01L29/12 ,  H01L29/41 ,  H01L29/739 ,  H02M7/48

Abstract: 即使在由于通电或者开关动作等而施加应力的情况下，仍适当地维持电极层的连接状态。半导体装置具备：第1导电类型的半导体层；上表面构造，形成于半导体层的表层；以及上表面电极，覆盖上表面构造地形成，上表面电极具备：第1电极，形成于半导体层的上表面；以及第2电极，覆盖第1电极的上表面地形成，在第1电极的上表面形成第1凹部，第1凹部的侧面是锥形形状，第2电极覆盖包括第1凹部内的第1电极的上表面地形成。

公开(公告)号：CN108475703A

公开(公告)日：2018-08-31

申请号：CN201680077297.9

申请日：2016-01-05

Applicant: 三菱电机株式会社

Inventor： 田所千广 ,  田口健介

IPC: H01L29/872

CPC classification number: H01L29/872

Abstract: 碳化硅衬底(50)设置有第1面(S1)和与第1面(S1)相反的第2面(S2)，该碳化硅衬底具有n型区域(10)和p型区域(20)，该n型区域(10)将第1面(S1)和第2面(S2)连接，该p型区域(20)与n型区域(10)接触，将第1面(S1)和第2面(S2)连接。第1阳极电极(32)在第1面(S1)之上与n型区域(10)肖特基接合。第1阴极电极(31)在第2面(S2)之上与n型区域(10)欧姆接合。第2阳极电极(41)在第1面(S1)之上与p型区域(20)欧姆接合。第2阴极电极(42)在第2面(S2)之上与p型区域(20)肖特基接合。

公开(公告)号：CN104576710B

公开(公告)日：2017-12-19

申请号：CN201410225111.2

申请日：2014-05-26

Applicant: 三菱电机株式会社

Inventor： 上马场龙 ,  田口健介

IPC: H01L29/06

CPC classification number: H01L29/402 ,  H01L29/063 ,  H01L29/0638 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/404 ,  H01L29/66333 ,  H01L29/66712 ,  H01L29/7395 ,  H01L29/7811 ,  H01L29/8611

Abstract: 本发明的目的在于提供一种半导体装置，其不增大末端区域的面积就能够提高耐压性能。本发明涉及的半导体装置的特征在于，在末端区域(21)中，具有：P－型耐压保持区域(7)，其为从N－型衬底(1)的衬底表面(9)在预先设定的深度方向上形成的杂质区域；第1绝缘膜(10)，其在N－型衬底(1)上，以至少覆盖P－型耐压保持区域(7)的方式形成；第1场板(11)，其形成在第1绝缘膜(10)上；第2绝缘膜(12)，其以覆盖第1场板(11)及第1绝缘膜(10)的方式形成；以及第2场板(13)，其形成在第2绝缘膜(12)上，第1绝缘膜(10)的膜厚度在角部(24)中比在X方向直线部(22)及Y方向直线部(23)中厚。

公开(公告)号：CN112005381A

公开(公告)日：2020-11-27

申请号：CN201980027280.6

申请日：2019-04-26

Applicant: 三菱电机株式会社

Inventor： 横川政弘 ,  田口健介

IPC: H01L29/739 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/12 ,  H01L29/78

Abstract: 第一电极膜(91)与半导体基板(50)的源极区域(4)电连接，设置在半导体基板(50)的主面(S2)上。第二电极膜(92)与栅极电极(6)电连接，设置在半导体基板(50)的主面(S2)上。第三电极膜(93)与第一电极膜(91)分离地设置在半导体基板(50)的主面(S2)上。保护绝缘膜(20)在主面(S2)上以仅覆盖第一电极膜(91)和第二电极膜(92)各自的一部分且覆盖第三电极膜(93)的至少一部分的方式设置，由热固性树脂构成。主面(S2)具有外周区域(RA)和被外周区域(RA)包围的内侧区域(RB)，保护绝缘膜(20)具有覆盖外周区域(RA)的外周部分(29)和横穿内侧区域(RB)且覆盖第三电极膜(93)的至少一部分的第一内侧部分(21)。

公开(公告)号：CN111162073A

公开(公告)日：2020-05-15

申请号：CN201911059877.7

申请日：2019-11-01

Applicant: 三菱电机株式会社

Inventor： 石桥和也 ,  楢崎敦司 ,  香川泰宏 ,  田口健介

IPC: H01L27/04 ,  H01L29/06 ,  H01L29/423

Abstract: 涉及碳化硅半导体装置及电力转换装置。提供能够对由碳化硅晶体的堆叠缺陷引起的装置性能的劣化进行抑制的半导体装置。漂移层(21)具有第1导电型。阱区域(22)具有第2导电型。源极区域(23)设置于阱区域(22)之上，具有第1导电型。阱接触区域(24)与阱区域(22)接触，阱接触区域(24)具有第2导电型，具有比阱区域(22)的第2面处的杂质浓度高的第2面处的杂质浓度。栅极电极(42)设置于栅极绝缘膜(41)之上。肖特基电极(51)与漂移层(21)接触。源极欧姆电极(52)与源极区域(23)接触。电阻体(53)与阱接触区域(24)接触，电阻体(53)具有比源极欧姆电极(52)高的每单位面积的电阻。

公开(公告)号：CN107078159A

公开(公告)日：2017-08-18

申请号：CN201580051622.X

申请日：2015-09-09

Applicant: 三菱电机株式会社

Inventor： 福井裕 ,  香川泰宏 ,  田口健介 ,  藤原伸夫 ,  菅原胜俊 ,  田中梨菜

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/12 ,  H01L29/739

Abstract: 本发明的目的在于在具有外部沟槽的沟槽栅极型的半导体装置中提高外部沟槽开口端的角部处的绝缘膜的可靠性。本发明的半导体装置的特征在于，具备：栅极沟槽(6)，达至单元区域(30)内的n型的漂移层(3)的内部；外部沟槽(6a)，形成在单元区域的外侧；栅极电极(8)，隔着栅极绝缘膜(7)而形成在栅极沟槽(6)的内部；栅极布线(20)，隔着绝缘膜(22)而形成在外部沟槽(6a)的内部；以及栅极布线引出部(14)，以覆盖外部沟槽(6a)的单元区域侧的开口端的角部的方式隔着绝缘膜(22)而形成，电连接栅极电极(8)和栅极布线，在与角部相接的漂移层的表面层形成的第2杂质区域是p型，第2杂质区域是阱区域的一部分。