公开(公告)号：CN110663105B

公开(公告)日：2023-06-06

申请号：CN201780090465.2

申请日：2017-05-31

Applicant: 三菱电机株式会社

Inventor： 南条拓真 ,  林田哲郎 ,  吉嗣晃治 ,  古川彰彦

IPC: H01L21/338 ,  H01L29/778 ,  H01L29/812

Abstract: 提供在使用氮化半导体的场效应型晶体管中，得到充分的大小的漏极电流的技术。在半导体基板(1)的上表面，形成作为Alx1Iny1Ga1‑x1‑y1N的沟道层(3)，在沟道层(3)的上表面，形成具有比沟道层(3)的带隙大的带隙的作为Alx2Iny2Ga1‑x2‑y2N的势垒层(4)。然后，在势垒层(4)的上表面，至少部分性地形成具有比势垒层(4)大的带隙的、作为绝缘体或者半导体的栅极绝缘膜(9)，在栅极绝缘膜(9)的上表面，形成栅电极(10)。然后，一边对栅电极(10)施加正的电压，一边进行热处理。

公开(公告)号：CN110313071A

公开(公告)日：2019-10-08

申请号：CN201780084467.0

申请日：2017-02-10

Applicant: 三菱电机株式会社

Inventor： 林田哲郎 ,  南条拓真 ,  绵引达郎 ,  古川彰彦

IPC: H01L29/872 ,  H01L29/06 ,  H01L29/47 ,  H01L29/861 ,  H01L29/868

Abstract: 基板(1)包括氮化镓系材料。n型层(2)设置于基板(1)的第1面上。p型层(31)设置于n型层(2)上，在基板(1)的第1面上，与n型层(2)一起，构成设置有具有底面(41b)、侧面(41s)、以及顶面(41t)的台面形状(41)的半导体层。阳电极(71)设置于p型层(31)上。阴电极(6)设置于基板(1)的第2面上。绝缘膜(8)通过从底面(41b)上延伸到顶面(41t)上而覆盖侧面(41s)。在顶面(41t)中设置有至少1个沟槽(51)。上述至少1个沟槽(51)包括被绝缘膜(8)填充的沟槽(51)。

公开(公告)号：CN114175219A

公开(公告)日：2022-03-11

申请号：CN201980098913.2

申请日：2019-11-11

Applicant: 三菱电机株式会社

Inventor： 南条拓真 ,  今井章文 ,  绵引达郎

IPC: H01L21/338 ,  H01L29/778 ,  H01L29/812

Abstract: 本发明涉及异质结场效应型晶体管，在第一氮化物半导体的沟道层的上层部具备：与第一氮化物半导体异质接合的第二氮化物半导体的阻挡层；中间夹持阻挡层而相互留有间隔地设置的n型的第一杂质区域和n型的第二杂质区域；在第一杂质区域和所述第二杂质区域上设置的源电极及漏电极；与至少阻挡层的除源电极侧的边缘部以外的区域接触的方式设置的绝缘膜；至少将与阻挡层的边缘部接触、且与阻挡层的除边缘部以外的区域接触而设置的绝缘膜覆盖的栅极绝缘膜；和以将缘膜上的一部分区域上和阻挡层的边缘部的区域上覆盖的方式在栅极绝缘膜上设置的栅电极，在阻挡层中的边缘部的沟道层与阻挡层的界面产生的2DEG引起的薄层电阻成为10kΩ/sq以上。

公开(公告)号：CN110663105A

公开(公告)日：2020-01-07

申请号：CN201780090465.2

申请日：2017-05-31

Applicant: 三菱电机株式会社

Inventor： 南条拓真 ,  林田哲郎 ,  吉嗣晃治 ,  古川彰彦

IPC: H01L21/338 ,  H01L29/778 ,  H01L29/812

Abstract: 提供在使用氮化半导体的场效应型晶体管中，得到充分的大小的漏极电流的技术。在半导体基板(1)的上表面，形成作为Alx1Iny1Ga1-x1-y1N的沟道层(3)，在沟道层(3)的上表面，形成具有比沟道层(3)的带隙大的带隙的作为Alx2Iny2Ga1-x2-y2N的势垒层(4)。然后，在势垒层(4)的上表面，至少部分性地形成具有比势垒层(4)大的带隙的、作为绝缘体或者半导体的栅极绝缘膜(9)，在栅极绝缘膜(9)的上表面，形成栅电极(10)。然后，一边对栅电极(10)施加正的电压，一边进行热处理。

公开(公告)号：CN106558601A

公开(公告)日：2017-04-05

申请号：CN201610847818.6

申请日：2016-09-23

Applicant: 三菱电机株式会社

Inventor： 仓桥健一郎 ,  南条拓真 ,  吹田宗义 ,  今井章文 ,  柳生荣治 ,  冈崎拓行

IPC: H01L29/06 ,  H01L29/20 ,  H01L29/778 ,  H01L21/335

Abstract: 得到一种能够再现性优异地抑制电流崩塌的半导体装置及其制造方法。在衬底(1)之上形成有氮化物半导体层(3、4)。在氮化物半导体层(3、4)之上形成有源极电极(5)、栅极电极(7)以及漏极电极(6)。SiN表面保护膜(8)覆盖氮化物半导体层(3、4)。SiN表面保护膜(8)的形成Si‑N键的Si与N的构成比Si/N为0.751～0.801。

公开(公告)号：CN106558601B

公开(公告)日：2019-09-27

申请号：CN201610847818.6

申请日：2016-09-23

Applicant: 三菱电机株式会社

Inventor： 仓桥健一郎 ,  南条拓真 ,  吹田宗义 ,  今井章文 ,  柳生荣治 ,  冈崎拓行

IPC: H01L29/06 ,  H01L29/20 ,  H01L29/778 ,  H01L21/335

Abstract: 得到一种能够再现性优异地抑制电流崩塌的半导体装置及其制造方法。在衬底(1)之上形成有氮化物半导体层(3、4)。在氮化物半导体层(3、4)之上形成有源极电极(5)、栅极电极(7)以及漏极电极(6)。SiN表面保护膜(8)覆盖氮化物半导体层(3、4)。SiN表面保护膜(8)的形成Si‑N键的Si与N的构成比Si/N为0.751～0.801。

公开(公告)号：CN108780815A

公开(公告)日：2018-11-09

申请号：CN201780017450.3

申请日：2017-03-08

Applicant: 三菱电机株式会社

Inventor： 林田哲郎 ,  南条拓真

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

CPC classification number: H01L29/06 ,  H01L29/12 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

Abstract: 本发明的第一绝缘层(41)设置在半导体基板(31)的第二面(P2)上，具有开口部(OP)。第二绝缘层(6)设置在第二面(P2)，与第一绝缘层(41)分离。层叠体(51)在第二面(P2)上，由氮化镓类材料制成，依次具有侧部n型外延层(7)和第一以及第二p型外延层(8、9)。层叠体(51)具有由第二p型外延层(9)构成的部分的外侧侧壁(SO)、从第二绝缘层(6)延伸的内侧侧壁(SI)以及顶面(ST)。n型接触层(12)设置于顶面(ST)上。源电极部(14)在顶面(ST)上与n型接触层(12)接触，且在外侧侧壁(SO)上与第二p型外延层(9)接触。栅极绝缘膜(16)设置于内侧侧壁(SI)上。

公开(公告)号：CN119213571A

公开(公告)日：2024-12-27

申请号：CN202380041010.7

申请日：2023-03-20

Applicant: 三菱电机株式会社

Inventor： 南条拓真 ,  绵引达郎

IPC: H01L29/812 ,  H01L21/28 ,  H01L21/338 ,  H01L29/778

Abstract: 本公开涉及半导体装置，半导体装置具备：半导体基板；沟道层，设置于半导体基板上，由第1氮化物半导体构成；阻挡层，设置于沟道层上，由具有比第1氮化物半导体的带隙大的带隙的第2氮化物半导体构成；金属膜，选择性地形成于阻挡层的上方；复合层，以与金属膜相接的方式设置，至少具有导电性材料和绝缘性材料；以及绝缘膜，形成于阻挡层上的未形成有金属膜以及所述复合层的区域。

公开(公告)号：CN110313071B

公开(公告)日：2022-03-01

申请号：CN201780084467.0

申请日：2017-02-10

Applicant: 三菱电机株式会社

Inventor： 林田哲郎 ,  南条拓真 ,  绵引达郎 ,  古川彰彦

IPC: H01L29/872 ,  H01L29/06 ,  H01L29/47 ,  H01L29/861 ,  H01L29/868

Abstract: 基板(1)包括氮化镓系材料。n型层(2)设置于基板(1)的第1面上。p型层(31)设置于n型层(2)上，在基板(1)的第1面上，与n型层(2)一起，构成设置有具有底面(41b)、侧面(41s)、以及顶面(41t)的台面形状(41)的半导体层。阳电极(71)设置于p型层(31)上。阴电极(6)设置于基板(1)的第2面上。绝缘膜(8)通过从底面(41b)上延伸到顶面(41t)上而覆盖侧面(41s)。在顶面(41t)中设置有至少1个沟槽(51)。上述至少1个沟槽(51)包括被绝缘膜(8)填充的沟槽(51)。

公开(公告)号：CN108780815B

公开(公告)日：2021-07-13

申请号：CN201780017450.3

申请日：2017-03-08

Applicant: 三菱电机株式会社

Inventor： 林田哲郎 ,  南条拓真

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

Abstract: 本发明的第一绝缘层(41)设置在半导体基板(31)的第二面(P2)上，具有开口部(OP)。第二绝缘层(6)设置在第二面(P2)，与第一绝缘层(41)分离。层叠体(51)在第二面(P2)上，由氮化镓类材料制成，依次具有侧部n型外延层(7)和第一以及第二p型外延层(8、9)。层叠体(51)具有由第二p型外延层(9)构成的部分的外侧侧壁(SO)、从第二绝缘层(6)延伸的内侧侧壁(SI)以及顶面(ST)。n型接触层(12)设置于顶面(ST)上。源电极部(14)在顶面(ST)上与n型接触层(12)接触，且在外侧侧壁(SO)上与第二p型外延层(9)接触。栅极绝缘膜(16)设置于内侧侧壁(SI)上。