集成电路及光接收器
    2.
    发明授权

    公开(公告)号:CN111837333B

    公开(公告)日:2025-01-14

    申请号:CN201880091070.9

    申请日:2018-03-15

    Inventor: 冈俊英

    Abstract: 集成电路(50)具有:放大器(1),其将来自外部的受光元件(9)的电流信号放大,转换为电压信号;以及低通滤波器(10),其对施加于受光元件(9)的偏置电压(Vbias)进行滤波处理。低通滤波器(10)具有电阻(2)和电容串联体(3),该电容串联体(3)由多个电容元件(4)串联连接而成。低通滤波器(10)的电阻(2)的一端与被输入偏置电压(Vbias)的电源端子(7b)连接,另一端与电容串联体(3)的输入端以及受光元件(9)的被施加偏置电压的偏置施加电极连接。低通滤波器(10)的电容串联体(3)构成为,串联连接的2个电容元件(4)之间的连接端及电容串联体(3)的输出端各自与电容端子(6)连接,该电容端子(6)选择性地连接于成为偏置电压(Vbias)的基准的接地电位。

    检查夹具
    3.
    发明公开

    公开(公告)号:CN114402207A

    公开(公告)日:2022-04-26

    申请号:CN201980100494.1

    申请日:2019-09-30

    Inventor: 冈俊英

    Abstract: 一种检查夹具(10),使用在具备在柔性基材(18)形成有外部连接端子(19)的柔性基板(17)的被检查装置的检查中。检查夹具(10)由检查装置(11)和吸附部件(15)构成。在检查装置(11)形成有检查端子(13),在检查端子(13)形成有真空吸附孔(14)。吸附部件(15)具有吸附面(16)。在外部连接端子(19)形成有第1贯通孔(20)。在检查时,以第1贯通孔(20)与真空吸附孔(14)重叠并且吸附面(16)覆盖第1贯通孔(20)的方式在柔性基材(18)的表面配置吸附部件(15),通过将第1贯通孔(20)以及真空吸附孔(14)的内部形成为真空,而使吸附面(16)吸附于柔性基材(18),且使外部连接端子(19)吸附于检查端子(13)。

    半导体装置
    4.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN119908167A

    公开(公告)日:2025-04-29

    申请号:CN202280099625.0

    申请日:2022-10-05

    Inventor: 冈俊英

    Abstract: 光器件(1)具有馈通基板(2)。馈通基板(2)与柔性基板(3)的一端连接。罩(4)覆盖在柔性基板(3)的一端。馈通基板(2)具有在柔性基板(3)的一端处通过焊料(13)与第一布线图案(12)接合的第二布线图案(8)。在罩(4)的内表面设置有引导斜面(15a、15b)。

    集成电路及光接收器
    5.
    发明公开

    公开(公告)号:CN111837333A

    公开(公告)日:2020-10-27

    申请号:CN201880091070.9

    申请日:2018-03-15

    Inventor: 冈俊英

    Abstract: 集成电路(50)具有:放大器(1),其将来自外部的受光元件(9)的电流信号放大,转换为电压信号;以及低通滤波器(10),其对施加于受光元件(9)的偏置电压(Vbias)进行滤波处理。低通滤波器(10)具有电阻(2)和电容串联体(3),该电容串联体(3)由多个电容元件(4)串联连接而成。低通滤波器(10)的电阻(2)的一端与被输入偏置电压(Vbias)的电源端子(7b)连接,另一端与电容串联体(3)的输入端以及受光元件(9)的被施加偏置电压的偏置施加电极连接。低通滤波器(10)的电容串联体(3)构成为,串联连接的2个电容元件(4)之间的连接端及电容串联体(3)的输出端各自与电容端子(6)连接,该电容端子(6)选择性地连接于成为偏置电压(Vbias)的基准的接地电位。

Patent Agency Ranking