-
公开(公告)号:CN101599242A
公开(公告)日:2009-12-09
申请号:CN200810181943.3
申请日:2008-11-28
IPC: G09G3/18
CPC classification number: G09G3/18 , G09G3/04 , G09G2310/0245 , G09G2310/06 , G09G2310/08 , G09G2330/02
Abstract: 本发明提供一种液晶驱动电路,是防止变更成错误的工作比驱动状态,并读入对应不同工作比驱动状态的串行数据,以防止进行非意图的显示。本发明的液晶驱动装置具备有:液晶驱动信号产生电路(30),是根据串行数据接收电路(10)所接收的串行数据,产生用以使液晶显示区段点亮或熄灭的驱动信号,并可切换成1/4工作比驱动与1/3工作比驱动;以及状态设定电路,当串行数据接收电路(10)接收到对应1/4工作比驱动的串行数据时,根据识别数据将液晶驱动信号产生电路(30)设定成1/4工作比驱动状态,之后,当串行数据接收电路(10)接收到对应1/3工作比驱动的串行数据时,禁止串行数据读入至液晶驱动信号产生电路(30)。
-
公开(公告)号:CN1983104B
公开(公告)日:2013-02-27
申请号:CN200610172356.9
申请日:2004-09-17
Applicant: 三洋电机株式会社
CPC classification number: G06F1/04
Abstract: 本发明提供一种接口电路、数据处理电路、数据处理系统、集成电路、接口电路的时钟输出方法。本发明的接口电路,其中根据用来输出时钟和数据的控制信号从一方电平变为另一电平,对与时钟同步、串行输入数据的数据寄存器输出所述时钟和所述数据,其特征在于,该接口电路包括:时钟输出机构,其检测所述控制信号从一方电平变为另一电平时的所述时钟的电平,在检测出所述时钟的一方电平时,直接向所述数据寄存器输出所述时钟,在检测出所述时钟的另一电平时,向所述数据寄存器输出从另一个电平向一方电平变化后的所述时钟。
-
公开(公告)号:CN100375136C
公开(公告)日:2008-03-12
申请号:CN200410033208.X
申请日:2004-03-26
Applicant: 三洋电机株式会社
CPC classification number: G09G3/22 , G09G2330/08
Abstract: 公开了一种真空荧光显示器的驱动电路,以脉冲电压脉冲驱动所述真空荧光显示器的灯丝。所述驱动电路包括:检测单元,用于检测脉冲电压电平被固定,所述检测单元输出表示检测结果的检测信号。优选地,所述驱动电路包括控制单元,用于控制所述灯丝驱动单元、所述栅格驱动单元和所述分段驱动单元的输出中的至少一个输出,以便根据所述检测信号,终止对所述灯丝、所述栅格电极和所述分段电极中的至少一个的驱动。
-
公开(公告)号:CN100353280C
公开(公告)日:2007-12-05
申请号:CN200510083667.3
申请日:2005-07-12
Applicant: 三洋电机株式会社
CPC classification number: H03K3/0231 , H03K2005/00084
Abstract: 本发明提供一种频率修正电路,其即使由于外部干扰而使快速切换电路的频率修正数据变化,也可以稳定维持振荡频率。频率修正电路包括:复位信号产生电路(24);根据锁存时钟ZCLK,锁存保存第一快速切换电路(21)和第二快速切换电路(22)分别产生的频率修正数据ZP1、ZP2的频率修正数据锁存电路(25);产生锁存时钟ZCLK的锁存时钟产生电路(26)。复位信号产生电路(24)生成:同步于接口电路(27)所产生的启动信号EN的上升沿的周期性复位信号ZRES。锁存时钟产生电路(26)生成:同步于启动信号EN的下降沿的锁存时钟ZCLK。
-
公开(公告)号:CN1598738A
公开(公告)日:2005-03-23
申请号:CN200410079724.6
申请日:2004-09-17
Applicant: 三洋电机株式会社
CPC classification number: G06F1/04
Abstract: 本发明提供一种接口电路、数据处理电路、数据处理系统、集成电路、接口电路的时钟输出方法。本发明的接口电路,其中根据输出时钟和数据用的控制信号从一方电平变为另一个电平,而对同步于时钟且串行输入数据的数据寄存器,输出所述时钟和所述数据,其特征在于,包括时钟数据机构,其检测所述控制信号从一方电平变为另一电平时的所述时钟的电平,并向所述数据寄存器输出与所述数据的比特数数目相同的所述时钟。
-
公开(公告)号:CN101262229B
公开(公告)日:2011-05-04
申请号:CN200810080730.1
申请日:2008-02-18
CPC classification number: H03M9/00 , G09G3/2096 , G09G3/3688 , G09G2310/08
Abstract: 本发明提供一种串行/并行转换电路,具有:m位的串行数据保持部,在传输期间内,输入将输入位数设定成m位或比m位小的n位的串行数据、和与所述串行数据同步的串行时钟,移位并且保持所述串行数据;识别所述输入位数是m位或n位的输入方式识别部;和并行数据生成部,在所述输入位数是m位时,输出所述串行数据保持部中保持的m位数据作为第1并行数据,在所述输入位数是n位时,输出对所述串行数据保持部中保持的n位附加了规定的m-n位的m位数据作为第2并行数据。本发明可处理不同输入位数的串行数据。
-
公开(公告)号:CN101727867A
公开(公告)日:2010-06-09
申请号:CN200910207267.7
申请日:2009-10-23
CPC classification number: G09G3/3614 , G09G3/3696 , G09G2310/066 , G09G2320/0209
Abstract: 本发明的目的在于提供一种抑制液晶面板的脉冲噪声并且不会伴随有安装面积的增加的液晶驱动电路。本发明的液晶驱动电路是当共同信号COMi以最大振幅变化时,亦即从高电位VLCD变化至低电位VSS时,使共同信号COMi以高电位VLCD→第1中间电位VLCD1→第2中间电位VLCD2→低电位VSS的方式以1/3VLCD的步阶呈阶梯状变化。针对区段信号SEGj亦同,当区段信号SEGj从低电位VSS变化至高电位VLCD时,使区段信号SEGj以低电位VSS→第2中间电位VLCD2→第1中间电位VLCD1→高电位VLCD的方式呈阶梯状变化。藉此,便能够将电容耦合所导致的脉冲噪声的峰值抑制为1/3。
-
公开(公告)号:CN100465854C
公开(公告)日:2009-03-04
申请号:CN200610142107.5
申请日:2006-09-30
Applicant: 三洋电机株式会社
CPC classification number: G11C7/02 , G11C7/1036 , G11C7/1078 , G11C7/1087
Abstract: 本发明提供一种串行数据输入系统,能够抑制消耗电流的增加以及电源噪声的增加,并且,能够容易地实施时钟偏移的防止对策。包括:移位寄存器(31),其对被串行传输的显示数据与时钟(SCL)同步进行移位;数据输入时钟计数器(40),其对时钟(SCL)进行计数,在该计数次数变为(8、16、24)时,输出对应的时钟计数信号(BIT8、BIT16、BIT24);和寄存器(32A、32B、32C),其根据时钟计数信号(BIT8、BIT16、BIT24),并行地一并存储在移位寄存器(31)中所保持的数据。
-
公开(公告)号:CN1945489A
公开(公告)日:2007-04-11
申请号:CN200610142107.5
申请日:2006-09-30
Applicant: 三洋电机株式会社
CPC classification number: G11C7/02 , G11C7/1036 , G11C7/1078 , G11C7/1087
Abstract: 本发明提供一种串行数据输入系统,能够抑制消耗电流的增加以及电源噪声的增加,并且,能够容易地实施时钟偏移的防止对策。包括:移位寄存器(31),其对被串行传输的显示数据与时钟(SCL)同步进行移位;数据输入时钟计数器(40),其对时钟(SCL)进行计数,在该计数次数变为(8、16、24)时,输出对应的时钟计数信号(BIT8、BIT16、BIT24);和寄存器(32A、32B、32C),其根据时钟计数信号(BIT8、BIT16、BIT24),并行地一并存储在移位寄存器(31)中所保持的数据。
-
公开(公告)号:CN1534570A
公开(公告)日:2004-10-06
申请号:CN200410028744.0
申请日:2004-03-15
Applicant: 三洋电机株式会社
IPC: G09G3/30
Abstract: 一种荧光显示管驱动电路,其特征在于:是一种对具有灯丝、栅极和分段电极的荧光显示管的荧光显示管驱动电路,具备有脉冲驱动上述栅极的栅极驱动单元、脉冲驱动上述分段电极的分段电极驱动单元、可调节上述栅极驱动单元的输出的占空比的第1控制单元和可调节上述分段电极驱动单元的输出的占空比的第2控制单元,还具备有用于选择上述第1控制单元或上述第2控制单元的至少其中一方的选择单元。
-
-
-
-
-
-
-
-
-