-
公开(公告)号：CN119884571A
公开(公告)日：2025-04-25
申请号：CN202411484632.X
申请日：2024-10-23
IPC: G06F17/16
Abstract: 提供了矩阵乘法器和包括矩阵乘法器的矩阵乘法器件的操作方法。一种矩阵乘法器包括：输入向量缩放器，基于第一输入向量、多个公共缩放系数以及第一乘法缩放系数至第R乘法缩放系数来生成第一量化缩放输入向量；第一数据类型转换器，基于第一量化缩放输入向量来生成第一定点量化缩放输入向量；元件阵列，包括第一处理元件和第二处理元件，第一处理元件基于第一定点量化缩放输入向量和第一多个量化符号位来生成第一定点输出元素，第二处理元件基于第一定点量化缩放输入向量和第二多个量化符号位来生成第二定点输出元素；以及第二数据类型转换器，通过转换第一定点输出元素和第二定点输出元素的数据类型来生成并输出第一输出元素和第二输出元素。
-
公开(公告)号：CN119884570A
公开(公告)日：2025-04-25
申请号：CN202411452798.3
申请日：2024-10-17
IPC: G06F17/16
Abstract: 一种矩阵乘法器包含：输入向量缩放器，被配置为基于第一输入向量和多个量化缩放系数产生第一缩放的输入向量；第一数据类型转换器，被配置为基于第一缩放的输入向量生成第一定点缩放的输入向量；处理元件阵列，包括被配置为基于第一定点缩放的输入向量和第一多个量化符号值生成第一定点输出元素的第一处理元件和被配置为基于第一定点缩放的输入向量和第二多个量化符号值生成第二定点输出元素的第二处理元件；以及第二数据类型转换器，被配置为通过转换第一和第二定点输出元素的数据类型来生成第一和第二输出元素，并输出包括第一和第二输出元素的第一输出向量。
-
公开(公告)号：CN119781732A
公开(公告)日：2025-04-08
申请号：CN202411352504.X
申请日：2024-09-26
Abstract: 至少一个实施例提供了一种计算设备，包括：控制器，其接收第一数据类型的第一输入数据和不同于第一数据类型的第二数据类型的第二输入数据，并且基于第一输入数据和第二输入数据的位数来输出表示第一数据类型的第一信号、表示第二数据类型的第二信号和时钟信号；以及计算电路，其基于第一信号、第二信号和时钟信号来执行第一输入数据和第二输入数据的乘法计算，并且产生输出数据。
-
公开(公告)号：CN119690378A
公开(公告)日：2025-03-25
申请号：CN202411285452.9
申请日：2024-09-13
IPC: G06F7/485
Abstract: 公开了一种对多个数据执行累加运算的加速器，每个数据是浮点类型。一种操作加速器的方法，包括：加载第一数据；找到第一指数，该第一指数是第一数据的指数中的最大值；通过基于第一指数对第一数据的第一尾数执行移位来生成对齐的第一尾数，并且通过对对齐的第一尾数进行累加运算来生成第一累加值；加载第二数据；找到第二指数，该第二指数是第二数据的指数中的最大值；以及通过对第一累加值进行移位来生成第一对齐累加值，通过对第二数据的第二尾数进行移位来生成对齐的第二尾数，并且通过对对齐的第二尾数和第一对齐累加值进行累加运算来生成第二累加值。
-
公开(公告)号：CN119783810A
公开(公告)日：2025-04-08
申请号：CN202411350668.9
申请日：2024-09-26
Abstract: 公开了一种加速器设备，包括接口电路，与外部设备通信，存储器，存储通过接口电路接收的第一数据，极化编码器，对从存储器提供的第一数据执行极化编码并输出极化编码的结果作为第二数据、以及加速器核心，加载第二数据。第一数据是压缩的权重数据，第二数据是解压缩的权重数据，加速器核心被配置为基于第二数据执行基于机器学习的推理，并且第一数据的长度是可变的。
-
Patent Agency Ranking
公开(公告)号：CN109933456B
公开(公告)日：2024-08-06
申请号：CN201811300521.3
申请日：2018-11-02
Applicant: 三星电子株式会社
Abstract: 公开一种操作存储器控制器的方法，所述存储器控制器通过使用与卷积型低密度奇偶校验(LDPC)码对应的奇偶校验矩阵来执行解码，所述方法包括：从至少一个存储器装置接收码字，所述码字包括第一子码字和第二子码字；通过使用基于包括在奇偶校验矩阵中的并与第一子码字相关联的第一子矩阵设置的第一方向上的第一滑动窗口来将第一子码字解码为第一数据；通过使用基于包括在奇偶校验矩阵中的并与第二子码字相关联的第二子矩阵设置的第二方向上的第二滑动窗口来将第二子码字解码为第二数据。
-
公开(公告)号：CN117909122A
公开(公告)日：2024-04-19
申请号：CN202310836311.0
申请日：2023-07-07
Applicant: 三星电子株式会社
Abstract: 公开了一种存储装置及存储装置的操作方法。所述存储装置包括非易失性存储器件和存储控制器，所述存储控制器对所述非易失性存储装置执行读取操作，并且对在所述读取操作中读取的数据执行差错纠正操作。在所述差错纠正操作中，所述存储控制器估计所述读取数据的差错率，并且基于所估计的差错率确定是否执行读取重试操作。
-
公开(公告)号：CN117792405A
公开(公告)日：2024-03-29
申请号：CN202310885261.5
申请日：2023-07-18
Applicant: 三星电子株式会社
Abstract: 提供一种G‑LDPC解码器和G‑LDPC解码方法。所述G‑LDPC解码器包括广义校验节点解码器和LDPC解码器电路，所述广义校验节点解码器被配置为，在多次迭代中的每一次迭代中：将连接的变量节点分组为多个组，所述连接的变量节点连接到广义校验节点当中的第m广义校验节点；基于由所述第m广义校验节点从所述连接的变量节点接收的第一消息，在一个或更多个组中的每一个组中生成测试图；以及基于所述测试图，确定要从所述第m广义校验节点提供给所述连接的变量节点的第二消息的值；所述LDPC解码器电路被配置为：在所述迭代中的每一次迭代中，基于由所述多个变量节点当中的第n变量节点从连接到所述第n变量节点的广义校验节点接收的所述第二消息，更新所述第n变量节点的值。
-
公开(公告)号：CN111290705B
公开(公告)日：2023-11-14
申请号：CN201911239438.4
申请日：2019-12-06
Applicant: 三星电子株式会社
Abstract: 一种存储器系统包括：存储器器件；包括了第一接口、第二接口以及具有第一纠错码(ECC)引擎的第一数据处理器的存储器控制器；以及包括了被连接到第一接口的第三接口、被连接到第二接口的第四接口、被连接到外部主机的第五接口和具有第二ECC引擎的第二数据处理器的现场可编程门阵列(FPGA)。存储器控制器可以配置正常写入操作路径或高度可靠的写入操作路径。
-
公开(公告)号：CN107507648B
公开(公告)日：2023-06-09
申请号：CN201710216669.8
申请日：2017-04-05
Applicant: 三星电子株式会社
IPC: G11C29/42
Abstract: 一种操作解码器以及操作包括该解码器的数据存储装置的方法。一种操作具有变量节点和校验节点的解码器的方法，包括从使用所述校验节点中的第一校验节点的所述变量节点接收变量到校验(V2C)消息。对所述V2C消息中具有特定幅值的消息的数量进行计数。基于所述计数值和所述变量节点中的第一变量节点的V2C消息的幅值来确定将被发送到第一变量节点的校验到变量(C2V)消息的幅值。
-
-
-
-
-
-
-
-
-
Search Results
116
records
(took 0.038 seconds)
