公开(公告)号：CN104517810B

公开(公告)日：2019-08-20

申请号：CN201410521278.3

申请日：2014-09-30

Applicant: 三星电子株式会社

Inventor： W-E.王 ,  M.S.罗德 ,  R.C.伯温

IPC: H01L21/02 ,  H01L21/20

Abstract: 本发明提供了形成半导体图案和半导体层的方法。所述方法可包括：在衬底上形成氧化物层；以及在氧化物层和衬底内形成凹部。所述方法可以进一步包括在凹部内形成外延生长的半导体图案，该半导体图案接触衬底的在氧化物层和衬底之间的界面处的侧壁，并且限定衬底内的凹部中的空隙的上表面。

公开(公告)号：CN104517810A

公开(公告)日：2015-04-15

申请号：CN201410521278.3

申请日：2014-09-30

Applicant: 三星电子株式会社

Inventor： W-E.王 ,  M.S.罗德 ,  R.C.伯温

IPC: H01L21/02 ,  H01L21/20

Abstract: 本发明提供了形成半导体图案和半导体层的方法。所述方法可包括：在衬底上形成氧化物层；以及在氧化物层和衬底内形成凹部。所述方法可以进一步包括在凹部内形成外延生长的半导体图案，该半导体图案接触衬底的在氧化物层和衬底之间的界面处的侧壁，并且限定衬底内的凹部中的空隙的上表面。