公开(公告)号：CN106505993A

公开(公告)日：2017-03-15

申请号：CN201610807155.5

申请日：2016-09-07

Applicant: 三星电子株式会社

Inventor： 金山河 ,  金珉修 ,  马修·铂金斯

IPC: H03K19/0944 ,  H03K5/153

CPC classification number: H03K3/012 ,  H03K3/356121 ,  H03K19/0944 ,  H03K5/153

Abstract: 本发明提供一种包括触发器的半导体电路。一种半导体电路包括第一电路和第二电路。第一电路基于输入数据的逻辑电平、时钟信号的逻辑电平和第一节点的逻辑电平来确定第二节点的逻辑电平和第三节点的逻辑电平。第二电路基于时钟信号的逻辑电平、第二节点的逻辑电平和第三节点的逻辑电平来确定第一节点的逻辑电平。第一电路包括子电路和第一晶体管。第一电路的子电路基于输入数据的逻辑电平和第一节点的逻辑电平来确定第二节点的逻辑电平。第一晶体管由时钟信号的逻辑电平门控，以将第三节点与第二节点连接。

公开(公告)号：CN106505993B

公开(公告)日：2021-04-30

申请号：CN201610807155.5

申请日：2016-09-07

Applicant: 三星电子株式会社

Inventor： 金山河 ,  金珉修 ,  马修·铂金斯

IPC: H03K19/0944 ,  H03K5/153

Abstract: 本发明提供一种包括触发器的半导体电路。一种半导体电路包括第一电路和第二电路。第一电路基于输入数据的逻辑电平、时钟信号的逻辑电平和第一节点的逻辑电平来确定第二节点的逻辑电平和第三节点的逻辑电平。第二电路基于时钟信号的逻辑电平、第二节点的逻辑电平和第三节点的逻辑电平来确定第一节点的逻辑电平。第一电路包括子电路和第一晶体管。第一电路的子电路基于输入数据的逻辑电平和第一节点的逻辑电平来确定第二节点的逻辑电平。第一晶体管由时钟信号的逻辑电平门控，以将第三节点与第二节点连接。

公开(公告)号：CN106560999B

公开(公告)日：2021-06-08

申请号：CN201610855498.9

申请日：2016-09-27

Applicant: 三星电子株式会社

Inventor： 马修·铂金斯 ,  林政贤

IPC: H03K5/135

Abstract: 提供了一种用于低功率高速集成时钟门控单元的设备。所述设备包括：逻辑门，接收未缓冲使能信号(E)、和扫描测试使能信号(SE)并输出反相使能信号(EN)；第一传输门，接收E、SE和EN；第二传输门，连接到第一传输门并接收时钟信号(CK)和使能反相时钟信号(ECKN)；第一晶体管，具有分别连接到电源电压(VDD)、逻辑门的输出和第一传输门的端子；第二晶体管，包括分别连接到第一传输门和VDD的端子；锁存器，包括分别连接到第二传输门和第二晶体管的端子。

公开(公告)号：CN106533428A

公开(公告)日：2017-03-22

申请号：CN201610806610.X

申请日：2016-09-06

Applicant: 三星电子株式会社

Inventor： 马修·铂金斯 ,  林政贤

IPC: H03K19/096 ,  H03K5/153

CPC classification number: H03K3/012 ,  H03K3/356113 ,  H03K19/096 ,  H03K5/153

Abstract: 提供基于多米诺的高速触发器。提供用于触发器的设备。一种用于触发器的设备包括：多米诺逻辑触发器，包括用于多米诺逻辑触发器中将被预充电的所有节点的单标尾晶体管，其中，单标尾晶体管包括标尾节点；预充电晶体管，连接到标尾节点，以在评估周期之前对标尾节点进行预充电。用于触发器的另一设备包括：多米诺逻辑触发器；组合逻辑，被配置为结合电路事件对互补信号进行评估。

公开(公告)号：CN106533428B

公开(公告)日：2022-01-11

申请号：CN201610806610.X

申请日：2016-09-06

Applicant: 三星电子株式会社

Inventor： 马修·铂金斯 ,  林政贤

IPC: H03K19/096 ,  H03K5/153

Abstract: 提供基于多米诺的高速触发器。提供用于触发器的设备。一种用于触发器的设备包括：多米诺逻辑触发器，包括用于多米诺逻辑触发器中将被预充电的所有节点的单标尾晶体管，其中，单标尾晶体管包括标尾节点；预充电晶体管，连接到标尾节点，以在评估周期之前对标尾节点进行预充电。用于触发器的另一设备包括：多米诺逻辑触发器；组合逻辑，被配置为结合电路事件对互补信号进行评估。

公开(公告)号：CN106560999A

公开(公告)日：2017-04-12

申请号：CN201610855498.9

申请日：2016-09-27

Applicant: 三星电子株式会社

Inventor： 马修·铂金斯 ,  林政贤

IPC: H03K5/135

CPC classification number: G01S17/08 ,  G06F1/04 ,  H03K3/012 ,  H03K3/0372 ,  H03K3/356052 ,  H03K3/356147 ,  H03K17/30 ,  H03K19/0013 ,  H03K19/0016 ,  H03K5/135

Abstract: 提供了一种用于低功率高速集成时钟门控单元的设备。所述设备包括：逻辑门，接收未缓冲使能信号(E)、和扫描测试使能信号(SE)并输出反相使能信号(EN)；第一传输门，接收E、SE和EN；第二传输门，连接到第一传输门并接收时钟信号(CK)和使能反相时钟信号(ECKN)；第一晶体管，具有分别连接到电源电压(VDD)、逻辑门的输出和第一传输门的端子；第二晶体管，包括分别连接到第一传输门和VDD的端子；锁存器，包括分别连接到第二传输门和第二晶体管的端子。