-
公开(公告)号：CN110379450B
公开(公告)日：2025-05-06
申请号：CN201811586144.4
申请日：2018-12-24
Applicant: 三星电子株式会社
Abstract: 公开了一种从非易失性存储器器件读取初始化信息的方法。在该方法中，当检测到加电时，非易失性存储器器件对源电压进行分压，以产生要在初始化信息读取操作中向未选字线提供的低读取通过电压。低读取通过电压被设置为在接地电压和源电压之间的至少一个电压。非易失性存储器器件允许基于加电在初始化信息读取操作中不对源电压进行泵浦。在初始化信息读取操作中，非易失性存储器器件向未选字线提供低读取通过电压，并且向选定字线提供读取电压，以读取存储器单元中存储的初始化信息。
-
公开(公告)号：CN107591175B
公开(公告)日：2020-07-28
申请号：CN201710499626.5
申请日：2017-06-27
Applicant: 三星电子株式会社
Inventor： 韩煜基
Abstract: 存储器单元阵列包括多个存储器块，每个存储器块具有在垂直于衬底的方向上堆叠在衬底上的多个存储器单元。行解码器电路通过多个字线连接到多个存储器单元，选择多个存储器块的第一存储器块。页面缓冲电路通过多个位线连接到多个存储器单元。在擦除操作期间，控制逻辑电路向衬底施加擦除电压，将具有第一字线电压和第二字线电压的字线电压输出到行解码器电路。在擦除操作期间，行解码器电路将第一字线电压施加到第一存储器块的每个字线，然后将第二字线电压施加到每个字线。
-
公开(公告)号：CN107871522B
公开(公告)日：2023-06-20
申请号：CN201710872278.1
申请日：2017-09-25
Applicant: 三星电子株式会社
Abstract: 在非易失性存储设备中读取数据的方法中，所述非易失性存储设备包括被布置在多个字线和多个位线的交叉点处的多个存储单元，接收对所述多个字线中的第一字线的读取请求；对与所述第一字线相邻的第二字线执行读取操作；以及基于从所述第二字线的存储单元读取的数据对所述第一字线执行读取操作。通过基于从所述第二字线的存储单元读取的数据的编程状态和所述非易失性存储设备的操作参数中的至少一个来调整被在所述第一字线的读取操作期间施加到所述第一字线的恢复读取电压的电平，而执行对所述第一字线的读取操作。
-
公开(公告)号：CN111554342A
公开(公告)日：2020-08-18
申请号：CN202010118703.X
申请日：2017-06-27
Applicant: 三星电子株式会社
Inventor： 韩煜基
Abstract: 存储器单元阵列包括多个存储器块，每个存储器块具有在垂直于衬底的方向上堆叠在衬底上的多个存储器单元。行解码器电路通过多个字线连接到多个存储器单元，选择多个存储器块的第一存储器块。页面缓冲电路通过多个位线连接到多个存储器单元。在擦除操作期间，控制逻辑电路向衬底施加擦除电压，将具有第一字线电压和第二字线电压的字线电压输出到行解码器电路。在擦除操作期间，行解码器电路将第一字线电压施加到第一存储器块的每个字线，然后将第二字线电压施加到每个字线。
-
公开(公告)号：CN110675907B
公开(公告)日：2024-08-23
申请号：CN201910553134.9
申请日：2019-06-25
Applicant: 三星电子株式会社
Abstract: 提供了一种非易失性存储器装置和在其内部传输数据的方法，所述非易失性存储器装置包括竖直地堆叠在下半导体层上的上半导体层。上半导体层包括第一存储器组，第一存储器组与第二存储器组在第一水平方向上被分隔区域分隔开，下半导体层包括旁路电路，旁路电路位于分隔区域的至少一部分的下面并且被构造为选择性地将第一存储器组的第一位线与第二存储器组的第二位线连接。
-
Patent Agency Ranking
公开(公告)号：CN110379450A
公开(公告)日：2019-10-25
申请号：CN201811586144.4
申请日：2018-12-24
Applicant: 三星电子株式会社
Abstract: 公开了一种从非易失性存储器器件读取初始化信息的方法。在该方法中，当检测到加电时，非易失性存储器器件对源电压进行分压，以产生要在初始化信息读取操作中向未选字线提供的低读取通过电压。低读取通过电压被设置为在接地电压和源电压之间的至少一个电压。非易失性存储器器件允许基于加电在初始化信息读取操作中不对源电压进行泵浦。在初始化信息读取操作中，非易失性存储器器件向未选字线提供低读取通过电压，并且向选定字线提供读取电压，以读取存储器单元中存储的初始化信息。
-
公开(公告)号：CN111554342B
公开(公告)日：2021-04-13
申请号：CN202010118703.X
申请日：2017-06-27
Applicant: 三星电子株式会社
Inventor： 韩煜基
Abstract: 存储器单元阵列包括多个存储器块，每个存储器块具有在垂直于衬底的方向上堆叠在衬底上的多个存储器单元。行解码器电路通过多个字线连接到多个存储器单元，选择多个存储器块的第一存储器块。页面缓冲电路通过多个位线连接到多个存储器单元。在擦除操作期间，控制逻辑电路向衬底施加擦除电压，将具有第一字线电压和第二字线电压的字线电压输出到行解码器电路。在擦除操作期间，行解码器电路将第一字线电压施加到第一存储器块的每个字线，然后将第二字线电压施加到每个字线。
-
公开(公告)号：CN110675907A
公开(公告)日：2020-01-10
申请号：CN201910553134.9
申请日：2019-06-25
Applicant: 三星电子株式会社
Abstract: 提供了一种非易失性存储器装置和在其内部传输数据的方法，所述非易失性存储器装置包括竖直地堆叠在下半导体层上的上半导体层。上半导体层包括第一存储器组，第一存储器组与第二存储器组在第一水平方向上被分隔区域分隔开，下半导体层包括旁路电路，旁路电路位于分隔区域的至少一部分的下面并且被构造为选择性地将第一存储器组的第一位线与第二存储器组的第二位线连接。
-
公开(公告)号：CN107871522A
公开(公告)日：2018-04-03
申请号：CN201710872278.1
申请日：2017-09-25
Applicant: 三星电子株式会社
CPC classification number: G11C16/3427 , G11C11/5671 , G11C16/0483 , G11C16/10 , G11C16/16 , G11C16/26 , G11C16/3459 , G11C16/349 , G11C2211/563 , H01L27/11582 , G11C16/08 , G11C16/24 , G11C16/3404
Abstract: 在非易失性存储设备中读取数据的方法中，所述非易失性存储设备包括被布置在多个字线和多个位线的交叉点处的多个存储单元，接收对所述多个字线中的第一字线的读取请求；对与所述第一字线相邻的第二字线执行读取操作；以及基于从所述第二字线的存储单元读取的数据对所述第一字线执行读取操作。通过基于从所述第二字线的存储单元读取的数据的编程状态和所述非易失性存储设备的操作参数中的至少一个来调整被在所述第一字线的读取操作期间施加到所述第一字线的恢复读取电压的电平，而执行对所述第一字线的读取操作。
-
公开(公告)号：CN107591175A
公开(公告)日：2018-01-16
申请号：CN201710499626.5
申请日：2017-06-27
Applicant: 三星电子株式会社
Inventor： 韩煜基
Abstract: 存储器单元阵列包括多个存储器块，每个存储器块具有在垂直于衬底的方向上堆叠在衬底上的多个存储器单元。行解码器电路通过多个字线连接到多个存储器单元，选择多个存储器块的第一存储器块。页面缓冲电路通过多个位线连接到多个存储器单元。在擦除操作期间，控制逻辑电路向衬底施加擦除电压，将具有第一字线电压和第二字线电压的字线电压输出到行解码器电路。在擦除操作期间，行解码器电路将第一字线电压施加到第一存储器块的每个字线，然后将第二字线电压施加到每个字线。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.023 seconds)
