公开(公告)号：CN103425621B

公开(公告)日：2018-02-16

申请号：CN201310181327.9

申请日：2013-05-16

Applicant: 三星电子株式会社

Inventor： 许祯训 ,  金载烈 ,  李宰坤 ,  赵南泌

IPC: G06F15/167

CPC classification number: G06F12/14 ,  G06F1/3253 ,  G06F1/3275 ,  G06F3/0655 ,  G06F13/1663 ,  G06F13/1668 ,  G06F2213/0038 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/151 ,  Y02D50/20

Abstract: 提供了包括经由芯片对芯片链接提供对共享存储器的存取的片上系统（SoC）的电子系统。该电子系统包括存储器设备、第一半导体器件、以及第二半导体器件。第一半导体器件包括第一中央处理单元（CPU）和存储器存取路径，该存储器存储路径被配置为启用对存储器设备的存取。第二半导体器件被配置为经由第一半导体器件的存储器存取路径对存储器设备进行存取。当存储器存取路径激活并且第一CPU未激活时，第二半导体器件被准许对存储器设备进行存取，并且存储器存取路径被配置为变为激活而无需第一CPU的介入。

公开(公告)号：CN106970864A

公开(公告)日：2017-07-21

申请号：CN201610474274.3

申请日：2016-06-24

Applicant: 三星电子株式会社

Inventor： 金载烈 ,  林吉珍 ,  宋陈煜 ,  李晟在 ,  具泫奇 ,  咸东贤

IPC: G06F11/267

CPC classification number: G06F13/4036 ,  G06F13/1605 ,  G06F2213/16 ,  G06F2213/36 ,  G06T1/20 ,  G06T2200/28 ,  G06F11/267

Abstract: 提供了一种片上系统、移动终端和用于操作片上系统的方法。用于对片上系统(SoC)的处理器执行死锁控制的SoC包括：处理器，包括多个中央处理器(CPU)核；第一总线，连接到处理器；图形处理单元(GPU)，连接到第一总线；存储器控制器，连接到第一总线；第二总线，连接到处理器；隔离单元，包括被配置为根据隔离信号保持输入至处理器的信号值的逻辑电路；以及死锁控制器，连接到第一总线和第二总线，死锁控制器被配置为通过对隔离单元施加隔离信号将死锁状态下的处理器与第一总线隔离，并且经由第二总线提取死锁状态下的被隔离的处理器的状态信息。

公开(公告)号：CN106970864B

公开(公告)日：2021-08-10

申请号：CN201610474274.3

申请日：2016-06-24

Applicant: 三星电子株式会社

Inventor： 金载烈 ,  林吉珍 ,  宋陈煜 ,  李晟在 ,  具泫奇 ,  咸东贤

IPC: G06F11/267

Abstract: 提供了一种片上系统、移动终端和用于操作片上系统的方法。用于对片上系统(SoC)的处理器执行死锁控制的SoC包括：处理器，包括多个中央处理器(CPU)核；第一总线，连接到处理器；图形处理单元(GPU)，连接到第一总线；存储器控制器，连接到第一总线；第二总线，连接到处理器；隔离单元，包括被配置为根据隔离信号保持输入至处理器的信号值的逻辑电路；以及死锁控制器，连接到第一总线和第二总线，死锁控制器被配置为通过对隔离单元施加隔离信号将死锁状态下的处理器与第一总线隔离，并且经由第二总线提取死锁状态下的被隔离的处理器的状态信息。

公开(公告)号：CN108628691A

公开(公告)日：2018-10-09

申请号：CN201710985232.0

申请日：2017-10-20

Applicant: 三星电子株式会社

Inventor： 金载烈 ,  柳允宽

IPC: G06F11/07

CPC classification number: G06F9/524 ,  G06F11/22 ,  G06F11/3089 ,  G06F11/362 ,  G06F11/3648 ,  G06F13/36 ,  G06F11/0757

Abstract: 一种包括死锁检测器的系统及其方法。系统包括多个硬件区块、死锁检测器、及互连装置。所述硬件区块包括用于执行指令的处理器及用于存储数据的存储装置。所述死锁检测器实时地监测所述多个硬件区块中的目标硬件区块的运行以将调试信息存储在所述存储装置中。所述互连装置电连接所述死锁检测器与所述多个硬件区块。所述互连装置包括：系统总线，电连接所述多个硬件区块；以及调试总线，将所述死锁检测器电连接到所述目标硬件区块及所述存储装置。

公开(公告)号：CN1738300B

公开(公告)日：2011-02-09

申请号：CN200510084525.9

申请日：2005-07-22

Applicant: 三星电子株式会社 ,  韩国科学技术院

Inventor： 丁英镐 ,  郑在学 ,  金载烈 ,  尹载然 ,  金永郁 ,  李甬勋 ,  申沅容

IPC: H04L27/26

CPC classification number: H04L27/227 ,  H04L27/2657 ,  H04L27/2675 ,  H04L27/2695 ,  H04L2027/0065

Abstract: 公开了一种用于在移动通信系统中估计频率偏移的方法，其中所述移动通信系统通过时分方案来划分预定频带以传送数据信号，或将整个频带划分为多个子频带以传送数据信号，该方法包括以下步骤：通过线性方程式和多项式方程式中的一个来建模快速衰落信道；以及在执行建模之后将模型应用于该信道的变量，并基于使用训练序列的联合最大似然而估计信道和频率偏移。

公开(公告)号：CN103425621A

公开(公告)日：2013-12-04

申请号：CN201310181327.9

申请日：2013-05-16

Applicant: 三星电子株式会社

Inventor： 许祯训 ,  金载烈 ,  李宰坤 ,  赵南泌

IPC: G06F15/167

CPC classification number: G06F12/14 ,  G06F1/3253 ,  G06F1/3275 ,  G06F3/0655 ,  G06F13/1663 ,  G06F13/1668 ,  G06F2213/0038 ,  Y02D10/13 ,  Y02D10/14 ,  Y02D10/151 ,  Y02D50/20

Abstract: 提供了包括经由芯片对芯片链接提供对共享存储器的存取的片上系统（SoC）的电子系统。该电子系统包括存储器设备、第一半导体器件、以及第二半导体器件。第一半导体器件包括第一中央处理单元（CPU）和存储器存取路径，该存储器存储路径被配置为启用对存储器设备的存取。第二半导体器件被配置为经由第一半导体器件的存储器存取路径对存储器设备进行存取。当存储器存取路径激活并且第一CPU未激活时，第二半导体器件被准许对存储器设备进行存取，并且存储器存取路径被配置为变为激活而无需第一CPU的介入。

公开(公告)号：CN1738300A

公开(公告)日：2006-02-22

申请号：CN200510084525.9

申请日：2005-07-22

Applicant: 三星电子株式会社 ,  韩国科学技术院

Inventor： 丁英镐 ,  郑在学 ,  金载烈 ,  尹载然 ,  金永郁 ,  李甬勋 ,  申沅容

IPC: H04L27/26

CPC classification number: H04L27/227 ,  H04L27/2657 ,  H04L27/2675 ,  H04L27/2695 ,  H04L2027/0065

Abstract: 公开了一种用于在移动通信系统中估计频率偏移的方法，其中所述移动通信系统通过时分方案来划分预定频带以传送数据信号，或将整个频带划分为多个子频带以传送数据信号，该方法包括以下步骤：通过线性方程式和多项式方程式中的一个来建模快速衰减信道；以及在执行建模之后将模型应用于该信道的变量，并基于使用训练序列的联合最大似然而估计信道和频率偏移。