半导体装置
    1.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN113053910A

    公开(公告)日:2021-06-29

    申请号:CN202011515121.1

    申请日:2020-12-21

    Abstract: 提供了一种半导体装置。所述半导体装置包括:绝缘结构;多个水平层,在绝缘结构中竖直堆叠且彼此间隔开;导电材料图案,接触绝缘结构;以及竖直结构,穿透通过所述多个水平层并且延伸到绝缘结构上的导电材料图案中。所述多个水平层中的每个包括导电材料,竖直结构包括竖直部分和突出部分,竖直结构的竖直部分穿透通过所述多个水平层,竖直结构的突出部分从竖直部分延伸到导电材料图案中,竖直部分的宽度比突出部分的宽度大,突出部分的侧表面与导电材料图案接触。

    成像装置和控制成像装置的显影单元的方法

    公开(公告)号:CN103425031A

    公开(公告)日:2013-12-04

    申请号:CN201310187670.4

    申请日:2013-05-20

    CPC classification number: G01R35/005 G03G15/086

    Abstract: 本发明提供了一种成像装置和控制成像装置的显影单元的方法。所述成像装置包括:显影单元,包括调色剂和载体的混合物;布置在显影单元中的调色剂传感器;和控制器,用于使用关于电荷量的变化的变化信息来确定调色剂传感器的控制电压,并且使用所确定的控制电压来驱动调色剂传感器且补偿调色剂传感器的输出值,所述电荷量根据成像装置使用或暂停期间的时间而变化。因此,可以防止过多地供应调色剂。

    半导体芯片结构
    4.
    发明公开

    公开(公告)号:CN115036297A

    公开(公告)日:2022-09-09

    申请号:CN202210061866.8

    申请日:2022-01-19

    Abstract: 一种半导体芯片结构包括:第一半导体芯片,所述第一半导体芯片包括第一芯片区域和第一划线道区域;以及第二半导体芯片,所述第二半导体芯片包括分别接合到所述第一芯片区域和所述第一划线道区域的第二芯片区域和第二划线道区域。所述第一半导体芯片包括第一接合布线层,所述第一接合布线层包括第一接合绝缘层和位于第一接合绝缘层中的第一接合电极。所述第二半导体芯片包括第二接合布线层,所述第二接合布线层包括第二接合绝缘层和位于所述第二接合绝缘层和抛光停止图案中的第二接合电极。所述第一接合布线层的所述第一接合绝缘层和所述第一接合电极分别混合接合到所述第二接合布线层的所述第二接合绝缘层和所述第二接合电极。

    半导体器件、器件和封装
    5.
    发明公开

    公开(公告)号:CN113851448A

    公开(公告)日:2021-12-28

    申请号:CN202110709426.4

    申请日:2021-06-25

    Abstract: 本公开提供半导体器件、器件和封装。该器件包括:基板;在基板上的外围电路和第一接合焊盘;围绕第一接合焊盘的侧表面的第一绝缘结构;接触第一接合焊盘的第二接合焊盘;在第一绝缘结构上的第二绝缘结构;在第二绝缘结构上的钝化层;上绝缘结构,在钝化层和第二绝缘结构之间;阻挡盖层,在上绝缘结构和钝化层之间;导电图案,在上绝缘结构中彼此间隔开;第一图案结构,在上绝缘结构和第二绝缘结构之间;堆叠结构,在第二绝缘结构和第一图案结构之间,并包括栅极层;以及垂直结构,穿过堆叠结构并包括数据存储结构和沟道层。

Patent Agency Ranking