公开(公告)号：CN109786437B

公开(公告)日：2024-10-01

申请号：CN201811247777.2

申请日：2018-10-24

Applicant: 三星电子株式会社

Inventor： 金商瑛 ,  裴德汉 ,  柳炳赞 ,  全多云

IPC: H01L29/06 ,  H01L29/41 ,  H01L29/78

Abstract: 一种半导体器件，包括：第一有源区，在衬底上沿第一方向延伸；第二有源区，在衬底沿第一方向延伸，并且与第一有源区平行；元件隔离区，在第一有源区和第二有源区之间；栅极结构，沿与第一方向不同的第二方向延伸，并且与第一有源区和第二有源区交叉；下接触件，沿第一方向与栅极结构间隔开，下接触件在第一有源区、元件隔离区和第二有源区上；以及上接触件，在第一有源区和第二有源区之间位于下接触件上。下接触件在第一有源区上的沿第一方向的宽度窄于下接触件在元件隔离区上的沿第一方向的宽度。

公开(公告)号：CN114975350A

公开(公告)日：2022-08-30

申请号：CN202210090283.8

申请日：2022-01-25

Applicant: 三星电子株式会社

Inventor： 裴德汉 ,  朴柱勋 ,  严命允 ,  李睿智 ,  郑润永

IPC: H01L23/522 ,  H01L23/48 ,  H01L23/528

Abstract: 一种半导体器件，包括：衬底，具有第一电源区、第二电源区以及单元区。所述单元区在所述第一电源区与所述第二电源区之间延伸。设置在所述单元区内并排延伸的第一有源区和第二有源区。设置在所述第一电源区内在第一方向上延伸的第一电源线路。设置连接所述第一有源区和所述第二有源区的第一源/漏接触部。设置连接所述第一有源区和所述第一电源线路的第二源/漏接触部。所述第一源/漏接触部包括：第一凹陷部，被设置在所述第一有源区与所述第二有源区之间的中间区内。

公开(公告)号：CN113764412A

公开(公告)日：2021-12-07

申请号：CN202110122018.9

申请日：2021-01-28

Applicant: 三星电子株式会社

Inventor： 朴柱勋 ,  裴德汉 ,  金盛民 ,  李留利 ,  郑润永 ,  洪秀妍

IPC: H01L27/092 ,  H01L21/8238 ,  H01L23/535

Abstract: 公开了一种半导体器件，包括：衬底，具有在一个方向上间隔开的PMOSFET区和NMOSFET区；器件隔离层，设置在衬底上，所述器件隔离层限定分别在PMOSFET区和NMOSFET区上的第一有源图案和第二有源图案；栅电极，跨越第一有源图案和第二有源图案；第一源/漏图案和第二源/漏图案，分别设置在第一有源图案和第二有源图案上，并且分别在栅电极附近；以及，有源接触部，在所述方向上延伸并且耦接到第一源/漏图案和第二源/漏图案。所述有源接触部包括：第一主体部分和第二主体部分，所述第一主体部分和第二主体部分分别设置在第一源/漏图案和第二源/漏图案上；以及第一突出部分和凹陷部分，所述第一突出部分和所述凹陷部分设置在第一主体部分和第二主体部分之间，并且在PMOSFET区和NMOSFET区之间的器件隔离层上。所述凹陷部分具有向上凹陷的底部。

公开(公告)号：CN109786437A

公开(公告)日：2019-05-21

申请号：CN201811247777.2

申请日：2018-10-24

Applicant: 三星电子株式会社

Inventor： 金商瑛 ,  裴德汉 ,  柳炳赞 ,  全多云

IPC: H01L29/06 ,  H01L29/41 ,  H01L29/78

Abstract: 一种半导体器件，包括：第一有源区，在衬底上沿第一方向延伸；第二有源区，在衬底沿第一方向延伸，并且与第一有源区平行；元件隔离区，在第一有源区和第二有源区之间；栅极结构，沿与第一方向不同的第二方向延伸，并且与第一有源区和第二有源区交叉；下接触件，沿第一方向与栅极结构间隔开，下接触件在第一有源区、元件隔离区和第二有源区上；以及上接触件，在第一有源区和第二有源区之间位于下接触件上。下接触件在第一有源区上的沿第一方向的宽度窄于下接触件在元件隔离区上的沿第一方向的宽度。

公开(公告)号：CN115207101A

公开(公告)日：2022-10-18

申请号：CN202210039874.2

申请日：2022-01-13

Applicant: 三星电子株式会社

Inventor： 裴德汉 ,  朴柱勋 ,  李留利 ,  郑润永 ,  洪秀妍

IPC: H01L29/417 ,  H01L29/423 ,  H01L27/11

Abstract: 一种半导体存储器件，包括：衬底上的有源图案，所述有源图案包括在所述有源图案的上部中的源/漏图案；栅电极，在所述有源图案上并且在第一方向上延伸，所述栅电极与所述源/漏图案在与所述第一方向相交的第二方向上彼此相邻；以及共享接触部，耦接到所述源/漏图案和所述栅电极以将所述源/漏图案和所述栅电极电连接。所述共享接触部包括有源接触部和栅接触部，所述有源接触部和所述栅接触部分别电连接到所述源/漏图案和所述栅电极。所述栅接触部包括：耦接到所述栅电极的主体部；以及突出部，所述突出部沿所述第二方向从所述主体部突出并且延伸到且被掩埋在所述有源接触部中。

公开(公告)号：CN113257805A

公开(公告)日：2021-08-13

申请号：CN202110078475.2

申请日：2021-01-20

Applicant: 三星电子株式会社

Inventor： 金柱然 ,  裴德汉 ,  金辰昱 ,  朴柱勋 ,  严命允 ,  李寅烈

IPC: H01L27/02 ,  H01L29/06

Abstract: 一种半导体器件包括：有源图案，沿第一水平方向在衬底上延伸；栅电极，沿第二水平方向跨有源图案延伸，并且包括第一部分和沿竖直方向从第一部分向上突起的第二部分；覆盖图案，沿第二水平方向在栅电极上延伸；以及栅极接触部，设置在栅电极的第二部分上，与有源图案重叠并且穿透覆盖图案以连接到栅电极。