-
Patent Agency Ranking
公开(公告)号：CN109273368A
公开(公告)日：2019-01-25
申请号：CN201810779981.2
申请日：2018-07-16
Applicant: 三星电子株式会社
Abstract: 本发明公开一种制造半导体封装件的方法。至少一个半导体芯片安装在封装衬底上。绝缘模制层在其中形成有导电连接构件的区中形成在具有至少一个凹槽的半导体芯片的两侧处，所述凹槽在模制层内界定一个或多个突出部。中间层定位在具有导电连接构件的突出部上，所述导电连接构件在封装的上表面上的导电垫与封装衬底的下表面上的导电垫之间进行连接并提供电连接。突出部可通过在中间层的下表面与封装衬底的上表面之间界定垂直间距来将中间层定位在垂直方向上。突出部还可将中间层定位在一个或多个水平方向上及/或在将中间层连接到封装衬底期间防止实质性移动。底部填充树脂层可被注入到中间层与封装衬底之间的其余空间中。
-
公开(公告)号：CN109273368B
公开(公告)日：2023-07-21
申请号：CN201810779981.2
申请日：2018-07-16
Applicant: 三星电子株式会社
Abstract: 本发明公开一种制造半导体封装件的方法。至少一个半导体芯片安装在封装衬底上。绝缘模制层在其中形成有导电连接构件的区中形成在具有至少一个凹槽的半导体芯片的两侧处，所述凹槽在模制层内界定一个或多个突出部。中间层定位在具有导电连接构件的突出部上，所述导电连接构件在封装的上表面上的导电垫与封装衬底的下表面上的导电垫之间进行连接并提供电连接。突出部可通过在中间层的下表面与封装衬底的上表面之间界定垂直间距来将中间层定位在垂直方向上。突出部还可将中间层定位在一个或多个水平方向上及/或在将中间层连接到封装衬底期间防止实质性移动。底部填充树脂层可被注入到中间层与封装衬底之间的其余空间中。
-
公开(公告)号：CN119069457A
公开(公告)日：2024-12-03
申请号：CN202410080693.3
申请日：2024-01-19
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L25/04 , H01L25/16 , H01L25/18
Abstract: 提供一种半导体封装件，该半导体封装件包括具有信号区域和虚设区域的第一裸片，以及在第一裸片上的第二裸片。第一裸片包括在虚设区域上沿第一方向布置的第一虚设图案、在虚设区域上并且在第一虚设图案之间的第二虚设图案、在第一虚设图案和第二虚设图案上的第一介电层、以及延伸穿过第一介电层并且结合到第一虚设图案的第一垫。第二裸片包括虚设区域上的第二垫和虚设区域上的第三垫。在第一和第二裸片之间的接口上，第一垫与第二垫接触。第一介电层位于第二虚设图案和第三垫之间。第一虚设图案连接到第一裸片的接地电路或电源电路。
-
公开(公告)号：CN119993940A
公开(公告)日：2025-05-13
申请号：CN202410921034.8
申请日：2024-07-10
Applicant: 三星电子株式会社
Inventor： 薛珍暻
IPC: H01L23/488 , H01L23/485 , H01L21/603 , H10B80/00
Abstract: 一种半导体封装包括半导体芯片，该半导体芯片各自包括前绝缘层或后绝缘层中的至少一个，半导体芯片通过前绝缘层与后绝缘层之间的直接接合而彼此接合。半导体芯片中的至少一个半导体芯片包括：器件层，包括互连结构；以及导电图案，在器件层的前表面上。导电图案包括：焊盘图案，电连接到互连结构；以及虚设图案，与焊盘图案间隔开。虚设图案包括：第一虚设图案，在焊盘图案之间，以在第一方向上与焊盘图案重叠；以及第二虚设图案，在第一虚设图案之间，以在第二方向上与焊盘图案重叠。第二虚设图案与第一虚设图案间隔开。
-
公开(公告)号：CN113690213A
公开(公告)日：2021-11-23
申请号：CN202110211890.0
申请日：2021-02-25
Applicant: 三星电子株式会社
IPC: H01L23/498 , H01L23/538 , H01L25/18
Abstract: 提供了一种半导体封装件，所述半导体封装件包括：第一连接结构；第一半导体芯片，位于第一连接结构的上表面上；第一模制层，位于第一连接结构的上表面上，并且围绕第一半导体芯片；第一接合垫，位于第一半导体芯片上；第一接合绝缘层，位于第一半导体芯片和第一模制层上，并且围绕第一接合垫；第二接合垫，直接接触第一接合垫；第二接合绝缘层，围绕第二接合垫；以及第二半导体芯片，位于第二接合垫和第二接合绝缘层上。
-
-
-
-
Search Results
5
records
(took 0.016 seconds)
