-
公开(公告)号：CN1702968A
公开(公告)日：2005-11-30
申请号：CN200510075970.9
申请日：2005-05-27
Applicant: 三星电子株式会社
Inventor： 申荣敏
CPC classification number: G01R31/318552 , G01R31/318541 , G01R31/318583
Abstract: 本发明公开了一种半导体集成电路器件，具有正常操作模式和扫描测试操作模式，以及包括脉冲产生电路和扫描触发器电路。脉冲产生电路在每个正常和扫描测试操作模式中产生与时钟信号同步的脉冲信号。在每个正常和扫描测试操作模式中，扫描触发器电路响应于来自脉冲产生电路产生的脉冲信号锁存数据。
-
公开(公告)号：CN103389961A
公开(公告)日：2013-11-13
申请号：CN201310168083.0
申请日：2013-05-06
Applicant: 三星电子株式会社
IPC: G06F15/167
CPC classification number: G06F12/0811 , G06F1/3234 , G06F1/3275 , G06F12/0833 , G06F12/084 , G06F2212/1028 , G06F2212/283 , G06F2212/62 , Y02D10/13 , Y02D10/14 , Y02D50/20
Abstract: 一种多CPU系统以及具有多CPU系统的计算系统，其中，一种多CPU数据处理系统，包括：多CPU处理器，包括：第一CPU，被配置有至少一个第一核、第一高速缓存器和被配置为访问第一高速缓存器的第一高速缓存控制器；第二CPU，被配置有至少一个第二核和被配置为访问第二高速缓存器的第二高速缓存控制器，其中，第一高速缓存器被配置为来自第二高速缓存器的共享的部分。
-
公开(公告)号：CN103389961B
公开(公告)日：2017-10-27
申请号：CN201310168083.0
申请日：2013-05-06
Applicant: 三星电子株式会社
IPC: G06F15/167
CPC classification number: G06F12/0811 , G06F1/3234 , G06F1/3275 , G06F12/0833 , G06F12/084 , G06F2212/1028 , G06F2212/283 , G06F2212/62 , Y02D10/13 , Y02D10/14 , Y02D50/20
Abstract: 一种多CPU系统以及具有多CPU系统的计算系统，其中，一种多CPU数据处理系统，包括：多CPU处理器，包括：第一CPU，被配置有至少一个第一核、第一高速缓存器和被配置为访问第一高速缓存器的第一高速缓存控制器；第二CPU，被配置有至少一个第二核和被配置为访问第二高速缓存器的第二高速缓存控制器，其中，第一高速缓存器被配置为来自第二高速缓存器的共享的部分。
-
公开(公告)号：CN104009740A
公开(公告)日：2014-08-27
申请号：CN201410018047.0
申请日：2014-01-15
Applicant: 三星电子株式会社
Inventor： 申荣敏
IPC: H03K17/16 , H03K17/687
CPC classification number: H03K3/012 , H03K3/3565 , H03K17/164 , H03K19/0016
Abstract: 公开了一种电源门控电路、半导体集成电路和系统。一种电源门控电路被构造成使用施密特触发器电路将第一电压线连接到第二电压线或者将第一电压线与第二电压线分离，其中，所述施密特触发器电路被构造成检测第二电压线的电压电平。所述电压线是电源线或接地线。
-
-
-
Search Results
4
records
(took 0.018 seconds)
