公开(公告)号：CN107068175B

公开(公告)日：2022-06-07

申请号：CN201710063703.2

申请日：2017-02-03

Applicant: 三星电子株式会社

Inventor： 卢亮均 ,  宋镐永 ,  申相雄

IPC: G11C11/406

Abstract: 一种易失性存储器设备包括刷新控制器，该刷新控制器被配置为控制在存储单元的第二部分上执行有效操作的同时在存储单元的第一部分上执行的隐藏刷新操作。易失性存储器设备被配置为响应于接收到刷新命令来执行常规刷新操作。刷新控制器被配置为利用在参考时间的第一部分期间隐藏刷新操作的性能指标来生成刷新信息。易失性存储器设备被配置为基于刷新信息在参考时间的剩余部分期间执行期望数目的常规刷新操作。常规刷新操作的期望数目是基于参考时间期间的刷新操作的目标数目与参考时间期间的隐藏刷新操作的计数值之间的差的整数。

公开(公告)号：CN100583291C

公开(公告)日：2010-01-20

申请号：CN200510091014.X

申请日：2005-08-03

Applicant: 三星电子株式会社

Inventor： 申相雄 ,  金哲洙 ,  全永铉 ,  李相普

IPC: G11C11/409 ,  G11C11/419 ,  G11C7/00

CPC classification number: G11C7/06 ,  G11C11/4091 ,  G11C2207/005 ,  G11C2207/065

Abstract: 一种半导体存储器件包括多个存储单元阵列块、位线读出放大器、能够被控制接通或断开的局部读出放大器、数据读出放大器、以及控制器。控制器响应于第一和第二信号而将局部读出控制信号激活预定的持续时间。第一信号为激活位线读出放大器的位线读出使能信号，并且，在激活位线读出使能信号之后，将局部读出放大器激活预定的持续时间。第二信号可被激活或去激活，以与连接一对位线和一对局部输入/输出线的列选择线信号同相。因而，有可能根据操作条件而接通或断开局部读出放大器，由此增大tRCD参数并减小电流消耗。可通过将局部读出放大器与在读取操作期间不需要预充电和均衡的电流型数据读出放大器相组合，而提高半导体存储器件的操作速度。

公开(公告)号：CN100452242C

公开(公告)日：2009-01-14

申请号：CN200310120196.X

申请日：2003-12-09

Applicant: 三星电子株式会社

Inventor： 郑大铉 ,  申相雄

IPC: G11C11/4091 ,  G11C7/10

CPC classification number: G11C7/222 ,  G11C7/1072 ,  G11C7/22 ,  G11C11/4076

Abstract: 一种同步半导体存储器件，包括输出控制信号产生电路，该输出控制信号产生电路响应于内部时钟信号、输出控制时钟信号和CAS等待时间信号而产生数据输出控制信号。输出控制信号产生电路响应其源时钟相同的内部时钟信号和输出控制时钟信号，逐次地对读取信息信号移位，并响应于CAS等待时间信号，产生移位的读取信息信号中的一个，作为用于指出数据输出周期的输出控制信号。同步半导体存储器件可以同步在输出控制信号产生电路中使用的时钟信号的源时钟，从而减少时钟抖动的影响。

公开(公告)号：CN1747066A

公开(公告)日：2006-03-15

申请号：CN200510091014.X

申请日：2005-08-03

Applicant: 三星电子株式会社

Inventor： 申相雄 ,  金哲洙 ,  全永铉 ,  李相普

IPC: G11C11/409 ,  G11C11/419 ,  G11C7/00

CPC classification number: G11C7/06 ,  G11C11/4091 ,  G11C2207/005 ,  G11C2207/065

Abstract: 一种半导体存储器件包括多个存储单元阵列块、位线读出放大器、能够被控制接通或断开的局部读出放大器、数据读出放大器、以及控制器。控制器响应于第一和第二信号而将局部读出控制信号激活预定的持续时间。第一信号为激活位线读出放大器的位线读出使能信号，并且，在激活位线读出使能信号之后，将局部读出放大器激活预定的持续时间。第二信号可被激活或去激活，以与连接一对位线和一对局部输入/输出线的列选择线信号同相。因而，有可能根据操作条件而接通或断开局部读出放大器，由此增大tRCD参数并减小电流消耗。可通过将局部读出放大器与在读取操作期间不需要预充电和均衡的电流型数据读出放大器相组合，而提高半导体存储器件的操作速度。

公开(公告)号：CN107068175A

公开(公告)日：2017-08-18

申请号：CN201710063703.2

申请日：2017-02-03

Applicant: 三星电子株式会社

Inventor： 卢亮均 ,  宋镐永 ,  申相雄

IPC: G11C11/406

CPC classification number: G11C11/40615 ,  G06F3/0604 ,  G06F3/0659 ,  G06F3/0673 ,  G11C11/40611 ,  G11C11/40618 ,  G11C11/4087 ,  G11C11/4091 ,  G11C11/4096 ,  G11C11/406

Abstract: 一种易失性存储器设备包括刷新控制器，该刷新控制器被配置为控制在存储单元的第二部分上执行有效操作的同时在存储单元的第一部分上执行的隐藏刷新操作。易失性存储器设备被配置为响应于接收到刷新命令来执行常规刷新操作。刷新控制器被配置为利用在参考时间的第一部分期间隐藏刷新操作的性能指标来生成刷新信息。易失性存储器设备被配置为基于刷新信息在参考时间的剩余部分期间执行期望数目的常规刷新操作。常规刷新操作的期望数目是基于参考时间期间的刷新操作的目标数目与参考时间期间的隐藏刷新操作的计数值之间的差的整数。

公开(公告)号：CN1508804A

公开(公告)日：2004-06-30

申请号：CN200310120196.X

申请日：2003-12-09

Applicant: 三星电子株式会社

Inventor： 郑大铉 ,  申相雄

IPC: G11C11/4091 ,  G11C7/10

CPC classification number: G11C7/222 ,  G11C7/1072 ,  G11C7/22 ,  G11C11/4076

Abstract: 一种同步半导体存储器件，包括输出控制信号产生电路，该输出控制信号产生电路响应于内部时钟信号、输出控制时钟信号和CAS等待时间信号而产生数据输出控制信号。输出控制信号产生电路响应其源时钟相同的内部时钟信号和输出控制时钟信号逐次的移位读取信息信号，并响应于CAS等待时间信号产生移位的读取信息信号中的一个作为用于指出数据输出周期的输出控制信号。同步半导体存储器件可以同步在输出控制信号产生电路中使用的时钟信号的源时钟，从而减少时钟抖动的影响。