公开(公告)号：CN1832139A

公开(公告)日：2006-09-13

申请号：CN200510116163.7

申请日：2005-10-21

Applicant: 三星电子株式会社

Inventor： 田光悦

IPC: H01L21/822 ,  H01L21/8242 ,  H01L27/00 ,  H01L27/108

CPC classification number: H01L28/20 ,  H01L27/0802 ,  H01L27/0805 ,  H01L28/40

Abstract: 形成集成电路器件的方法包括在半导体衬底上形成具有不同电阻率的构图层。这些方法包括在半导体衬底的第一和第二部分上形成具有第一电阻率的第一导电层。半导体衬底的第一部分可以包括衬底的存储单元阵列部分，以及半导体衬底的第二部分可以包括衬底的外围电路区，外围电路区延伸邻近存储单元阵列部分。构图第一导电层，以在衬底的第一部分上限定上电容器电极，以及在衬底的第二部分上限定电阻性图形。然后在衬底的第三部分和在电阻性图形上形成第二导电层。构图第二导电层，以在衬底的第三部分上限定第一电阻器图形和在电阻性图形上限定构图的电阻器帽盖。

公开(公告)号：CN102122656B

公开(公告)日：2015-01-07

申请号：CN201010521278.5

申请日：2010-10-22

Applicant: 三星电子株式会社

Inventor： 尹在万 ,  洪亨善 ,  田光悦 ,  吉田诚 ,  黄德性 ,  李哲

IPC: H01L27/02 ,  H01L29/06 ,  H01L29/78 ,  H01L27/10 ,  H01L27/108

CPC classification number: H01L27/10897 ,  H01L27/105 ,  H01L27/10823 ,  H01L27/10876 ,  H01L27/10894 ,  H01L29/0657 ,  H01L29/42356 ,  H01L29/66666 ,  H01L29/7827

Abstract: 本发明提供了一种竖直型集成电路器件和存储器件。该竖直型集成电路器件包括衬底以及从该衬底竖直地突出的柱。柱包括其中的下杂质区和上杂质区以及在两者之间的竖直沟道区。柱的其中包括下杂质区的部分包括从该柱横向地延伸的台面。器件还包括第一导电线和第二导电线，第一导电线在柱的第一侧壁上延伸并电接触下杂质区，第二导电线在柱的邻近竖直沟道区的第二侧壁上延伸。第二导电线在垂直于第一导电线的方向上延伸并与台面间隔开。还论述了相关器件及其制造方法。

公开(公告)号：CN102122656A

公开(公告)日：2011-07-13

申请号：CN201010521278.5

申请日：2010-10-22

Applicant: 三星电子株式会社

Inventor： 尹在万 ,  洪亨善 ,  田光悦 ,  吉田诚 ,  黄德性 ,  李哲

IPC: H01L27/02 ,  H01L29/06 ,  H01L29/78 ,  H01L27/10 ,  H01L27/108

CPC classification number: H01L27/10897 ,  H01L27/105 ,  H01L27/10823 ,  H01L27/10876 ,  H01L27/10894 ,  H01L29/0657 ,  H01L29/42356 ,  H01L29/66666 ,  H01L29/7827

Abstract: 本发明提供了一种竖直型集成电路器件和存储器件。该竖直型集成电路器件包括衬底以及从该衬底竖直地突出的柱。柱包括其中的下杂质区和上杂质区以及在两者之间的竖直沟道区。柱的其中包括下杂质区的部分包括从该柱横向地延伸的台面。器件还包括第一导电线和第二导电线，第一导电线在柱的第一侧壁上延伸并电接触下杂质区，第二导电线在柱的邻近竖直沟道区的第二侧壁上延伸。第二导电线在垂直于第一导电线的方向上延伸并与台面间隔开。还论述了相关器件及其制造方法。

公开(公告)号：CN100550348C

公开(公告)日：2009-10-14

申请号：CN200510116163.7

申请日：2005-10-21

Applicant: 三星电子株式会社

Inventor： 田光悦

IPC: H01L21/822 ,  H01L21/8242 ,  H01L27/00 ,  H01L27/108

CPC classification number: H01L28/20 ,  H01L27/0802 ,  H01L27/0805 ,  H01L28/40

Abstract: 形成集成电路器件的方法包括在半导体衬底上形成具有不同电阻率的构图层。这些方法包括在半导体衬底的第一和第二部分上形成具有第一电阻率的第一导电层。半导体衬底的第一部分可以包括衬底的存储单元阵列部分，以及半导体衬底的第二部分可以包括衬底的外围电路区，外围电路区延伸邻近存储单元阵列部分。构图第一导电层，以在衬底的第一部分上限定上电容器电极，以及在衬底的第二部分上限定电阻性图形。然后在衬底的第三部分和在电阻性图形上形成第二导电层。构图第二导电层，以在衬底的第三部分上限定第一电阻器图形和在电阻性图形上限定构图的电阻器帽盖。