公开(公告)号：CN1123927C

公开(公告)日：2003-10-08

申请号：CN97121269.4

申请日：1997-10-30

Applicant: 三星电子株式会社

Inventor： 潘涍同 ,  崔铉哲 ,  崔昌植

IPC: H01L21/8242 ,  H01L21/82

CPC classification number: H01L27/10888 ,  H01L27/105 ,  H01L27/10814 ,  H01L27/10852 ,  H01L27/10855 ,  H01L27/10894

Abstract: 制造半导体存储器件的方法，包括：在衬底上形成被氮化物隔离层覆盖的栅电极。在栅电极之间的衬底表面上形成热氧化物层。然后，在整个表面上形成刻蚀阻挡层到使得栅电极之间的间隙不被隐埋的合适厚度。然后，形成覆盖栅电极之间间隙和顶部的第一ILD膜并使之图形化形成暴露隔离层和刻蚀阻挡层的压焊区焊盘孔。然后去除刻蚀阻挡层和热氧化物层以暴露衬底表面，用导电材料填充压焊区焊盘孔以形成压焊区焊盘。

公开(公告)号：CN1181628A

公开(公告)日：1998-05-13

申请号：CN97121269.4

申请日：1997-10-30

Applicant: 三星电子株式会社

Inventor： 潘涍同 ,  崔铉哲 ,  崔昌植

IPC: H01L21/8242 ,  H01L21/82

CPC classification number: H01L27/10888 ,  H01L27/105 ,  H01L27/10814 ,  H01L27/10852 ,  H01L27/10855 ,  H01L27/10894

Abstract: 制造半导体存储器件的方法,包括:在衬底上形成被氮化物隔离层覆盖的栅电极。在栅电极之间的衬底表面上形成热氧化物层。然后,在整个表面上形成刻蚀阻挡层到使得栅电极之间的间隙不被隐埋的合适厚度。然后,形成覆盖栅电极之间间隙和顶部的第一ILD膜并使之图形化形成暴露隔离层和刻蚀阻挡层的压焊区焊盘孔。然后去除刻蚀阻挡层和热氧化物层以暴露衬底表面,用导电材料填充压焊区焊盘孔以形成压焊区焊盘。

公开(公告)号：CN1200457C

公开(公告)日：2005-05-04

申请号：CN02150265.X

申请日：1997-10-30

Applicant: 三星电子株式会社

Inventor： 潘涍同 ,  崔铉哲 ,  崔昌植

IPC: H01L21/8242

CPC classification number: H01L27/10888 ,  H01L27/105 ,  H01L27/10814 ,  H01L27/10852 ,  H01L27/10855 ,  H01L27/10894

Abstract: 制造半导体器件的方法包括步骤：在具有单元阵列区和外围电路区的半导体衬底上形成栅电极，栅电极被隔离层覆盖；在具有栅电极的半导体衬底上形成平面化的第一层间介质(ILD)膜；在第一ILD膜上形成第二ILD膜；在第二ILD膜上形成留膜保护层，留膜保护层具有第一刻蚀速率；顺序使留膜保护层、第二ILD膜和第一ILD膜图形化形成同时暴露半导体衬底有源区和单元阵列区中隔离层一部分的压焊区焊盘孔；和在压焊区焊盘孔中形成压焊区焊盘，压焊区焊盘具有小于第一刻蚀速率的第二刻蚀速率。

公开(公告)号：CN1426101A

公开(公告)日：2003-06-25

申请号：CN02150265.X

申请日：1997-10-30

Applicant: 三星电子株式会社

Inventor： 潘涍同 ,  崔铉哲 ,  崔昌植

IPC: H01L21/8242

CPC classification number: H01L27/10888 ,  H01L27/105 ,  H01L27/10814 ,  H01L27/10852 ,  H01L27/10855 ,  H01L27/10894

Abstract: 制造半导体器件的方法包括步骤：在具有单元阵列区和外围电路区的半导体衬底上形成栅电极，栅电极被隔离层覆盖；在具有栅电极的半导体衬底上形成平面化的第一层间介质(ILD)膜；在第一ILD膜上形成第二ILD膜；在第二ILD膜上形成留膜保护层，留膜保护层具有第一刻蚀速率；顺序使留膜保护层、第二ILD膜和第一ILD膜图形化形成同时暴露半导体衬底有源区和单元阵列区中隔离层一部分的压焊区焊盘孔；和在压焊区焊盘孔中形成压焊区焊盘，压焊区焊盘具有小于第一刻蚀速率的第二刻蚀速率。