公开(公告)号：CN110875305B

公开(公告)日：2025-03-04

申请号：CN201910783932.0

申请日：2019-08-23

Applicant: 三星电子株式会社

Inventor： 申宪宗 ,  郑圣宪 ,  郭玟灿 ,  郑涌植 ,  池祥源 ,  刘素罗 ,  李斗铉

IPC: H10D89/10 ,  H01L23/48 ,  H01L23/50 ,  H01L23/522 ,  H01L21/768

Abstract: 一种半导体器件可包括：衬底，包括在第一方向上延伸的有源图案；栅电极，横跨有源图案并在与第一方向交叉的第二方向上延伸；源极/漏极图案，在有源图案上并与栅电极的一侧相邻；有源接触件，在暴露源极/漏极图案的接触孔中；绝缘图案，填充设置有有源接触件的接触孔的剩余空间；第一通孔，在有源接触件上；以及第二通孔，在栅电极上。有源接触件可包括填充接触孔的下部的第一段以及从第一段垂直地突出的第二段。第一通孔连接到第二段。绝缘图案在第一方向上与第二通孔相邻。

公开(公告)号：CN112420697A

公开(公告)日：2021-02-26

申请号：CN202010715381.7

申请日：2020-07-23

Applicant: 三星电子株式会社

Inventor： 李斗铉 ,  申宪宗 ,  郭玟灿 ,  朴贤镐 ,  郑圣宪 ,  郑涌植 ,  池祥源 ,  黄寅灿

IPC: H01L27/088 ,  H01L27/092 ,  H01L29/45

Abstract: 一种半导体器件包括：衬底，包括第一有源区和第二有源区；第一源极/漏极图案，在第一有源区上；第二源极/漏极图案，在第二有源区上；分隔电介质图案，在第一源极/漏极图案与第二源极/漏极图案之间的衬底上；以及第一接触图案，在第一源极/漏极图案上，其中第一接触图案包括：第一金属图案；第一阻挡图案，在第一金属图案与第一源极/漏极图案之间；以及第二阻挡图案，在第一阻挡图案与第一源极/漏极图案之间，其中第一阻挡图案接触分隔电介质图案并且沿着第一金属图案的与分隔电介质图案相邻的侧壁延伸。

公开(公告)号：CN110875305A

公开(公告)日：2020-03-10

申请号：CN201910783932.0

申请日：2019-08-23

Applicant: 三星电子株式会社

Inventor： 申宪宗 ,  郑圣宪 ,  郭玟灿 ,  郑涌植 ,  池祥源 ,  刘素罗 ,  李斗铉

IPC: H01L27/02 ,  H01L23/48 ,  H01L23/50 ,  H01L23/522 ,  H01L21/768

Abstract: 一种半导体器件可包括：衬底，包括在第一方向上延伸的有源图案；栅电极，横跨有源图案并在与第一方向交叉的第二方向上延伸；源极/漏极图案，在有源图案上并与栅电极的一侧相邻；有源接触件，在暴露源极/漏极图案的接触孔中；绝缘图案，填充设置有有源接触件的接触孔的剩余空间；第一通孔，在有源接触件上；以及第二通孔，在栅电极上。有源接触件可包括填充接触孔的下部的第一段以及从第一段垂直地突出的第二段。第一通孔连接到第二段。绝缘图案在第一方向上与第二通孔相邻。

公开(公告)号：CN112530861A

公开(公告)日：2021-03-19

申请号：CN202010915052.7

申请日：2020-09-03

Applicant: 三星电子株式会社

Inventor： 李城门 ,  郭玟灿 ,  申宪宗 ,  郑涌植 ,  卢永昌 ,  李斗铉 ,  郑圣宪 ,  池祥源

IPC: H01L21/768 ,  H01L23/48 ,  H01L27/02

Abstract: 一种制造半导体器件的方法，包括：在衬底上形成有源区；在所述衬底上形成与所述有源区相交的栅极结构；去除所述栅极结构的上部并形成栅极覆层；形成电连接到所述有源区的一部分的初步接触插塞，所述初步接触插塞包括第一部分和第二部分；形成包括第一图案层和第二图案层的掩模图案层，所述第一图案层覆盖所述栅极覆层的上表面，所述第二图案层从所述第一图案层延伸以覆盖所述初步接触插塞的所述第二部分；以及使用所述掩模图案层作为蚀刻掩模，通过使所述初步接触插塞的被所述掩模图案层暴露的所述第一部分从所述初步接触插塞的上表面凹陷到预定深度，来形成接触插塞。