-
公开(公告)号：CN107450890B
公开(公告)日：2023-10-31
申请号：CN201710388291.X
申请日：2017-05-27
Applicant: 三星电子株式会社
Abstract: 一种包括存储单元阵列和配置为执行内部处理操作的内部处理器的半导体存储设备的操作方法，包括：在存储设备处接收指示存储设备应当以处理器模式还是正常模式操作的第一模式指示符；在所述存储设备处接收用于所述存储设备的处理信息；当所述第一模式指示符指示所述存储设备应当以所述处理器模式操作时，将所述处理信息存储在所述存储单元阵列的第一存储单元区段中，由内部处理器执行所存储的处理信息执行内部处理；以及将内部处理的结果存储在存储单元阵列中。
-
公开(公告)号：CN106971751B
公开(公告)日：2021-07-13
申请号：CN201610917264.2
申请日：2016-10-20
Applicant: 三星电子株式会社
IPC: G11C5/02
Abstract: 提供了一种包括芯片标识(ID)生成电路的半导体器件。半导体器件可以是包括多个存储芯片的多芯片封装，并且每个存储芯片包括被配置为选择性地修改相应存储芯片的芯片ID的芯片ID生成电路。芯片ID生成电路通过使用模式寄存器测试存储芯片的芯片ID来确定存储芯片的芯片ID，并且通过使用至少两个熔断组来选择性地编程存储芯片的芯片ID。当存储芯片被确定为有缺陷的芯片或者被选择为停止其使用时，芯片ID生成电路可以阻止存储芯片的芯片ID的输出。
-
公开(公告)号：CN107480077B
公开(公告)日：2021-02-09
申请号：CN201710412819.2
申请日：2017-06-05
Applicant: 三星电子株式会社
IPC: G06F13/16
Abstract: 一种存储器设备包括存储器单元阵列，所述存储器单元阵列具有带有对应的多个独立通道的多个存储器单元组，并且所述设备及其操作方法对存储器单元组执行内部数据处理操作。所述存储器设备包括内部命令发生器和用于公共内部处理通道的内部公共总线，其中所述内部命令发生器被配置为响应于命令的接收生成一个或多个内部命令来执行内部数据处理操作，所述内部公共总线被布置为由所述多个存储器单元组共享，并被配置为当执行所述内部数据处理操作时，在所述多个存储器单元组之间形成数据的传输路径。
-
公开(公告)号：CN107945833A
公开(公告)日：2018-04-20
申请号：CN201711347720.5
申请日：2017-12-15
Applicant: 三星电子株式会社
CPC classification number: G06F11/0721 , G06F11/0736 , G06F11/1048 , G06F12/0802 , G11C16/10 , G11C29/48 , G11C2029/0409 , G11C29/04 , G11C8/10 , G11C2029/0411
Abstract: 提供包括状态电路的存储器装置及其操作方法。一种存储器装置包括命令解码器和状态电路。命令解码器对命令进行解码。状态电路顺序地存储基于解码的命令确定的所述存储器装置的操作信息，并响应于输出控制信号而输出顺序存储的操作信息中的至少一个。
-
公开(公告)号：CN107480077A
公开(公告)日：2017-12-15
申请号：CN201710412819.2
申请日：2017-06-05
Applicant: 三星电子株式会社
IPC: G06F13/16
Abstract: 一种存储器设备包括存储器单元阵列，所述存储器单元阵列具有带有对应的多个独立通道的多个存储器单元组，并且所述设备及其操作方法对存储器单元组执行内部数据处理操作。所述存储器设备包括内部命令发生器和用于公共内部处理通道的内部公共总线，其中所述内部命令发生器被配置为响应于命令的接收生成一个或多个内部命令来执行内部数据处理操作，所述内部公共总线被布置为由所述多个存储器单元组共享，并被配置为当执行所述内部数据处理操作时，在所述多个存储器单元组之间形成数据的传输路径。
-
Patent Agency Ranking
公开(公告)号：CN110265383B
公开(公告)日：2023-10-20
申请号：CN201910121505.6
申请日：2019-02-19
Applicant: 三星电子株式会社
IPC: H01L23/544 , G01R31/28
Abstract: 提供了半导体管芯和包括其的半导体器件。该半导体管芯可以包括：第一延迟电路，形成在基板上并配置为延迟测试信号，第一延迟电路包括串联连接的第一延迟级；第二延迟电路，形成在基板上并配置为延迟测试信号，第二延迟电路包括串联连接的第二延迟级；至少一个穿通硅通路，连接到第一延迟级的输出端子中的至少一个输出端子，所述至少一个穿通硅通路贯穿基板；以及负载确定装置，配置为将从第一延迟级中的一个输出的第一延迟信号与从第二延迟级中的一个输出的第二延迟信号相比较，并且确定所述至少一个穿通硅通路的负载。
-
公开(公告)号：CN107657977B
公开(公告)日：2022-04-19
申请号：CN201710617027.9
申请日：2017-07-26
Applicant: 三星电子株式会社
Abstract: 一种堆叠式存储器，包括逻辑半导体裸片、堆叠有逻辑半导体裸片的多个存储器半导体裸片、电连接逻辑半导体裸片和存储器半导体裸片的多个穿硅通孔(TSV)、设置在逻辑半导体裸片中并且被配置为执行与数据处理的一部分相对应的全局子处理的全局处理器、分别设置在存储器半导体裸片中并且被配置为执行与数据处理的其他部分相对应的局部子处理的多个局部处理器、以及分别设置在存储器半导体裸片中并且被配置为存储与数据处理相关联的数据的多个存储器集成电路。
-
公开(公告)号：CN110162486B
公开(公告)日：2024-08-16
申请号：CN201910107835.X
申请日：2019-02-02
Applicant: 三星电子株式会社
IPC: G06F12/02
Abstract: 本申请提供一种存储器装置、一种存储器系统和一种高带宽存储器装置。存储器装置包括：第一通道，其包括第一单元阵列，并且通过第一路径与存储器控制器通信；第二通道，其包括第二单元阵列，并且通过第二路径与存储器控制器通信；以及分配控制电路，其被构造为监视第一通道和第二通道的存储器使用，以及当第一单元阵列的存储器使用超过阈值时将第二单元阵列的一部分的存储空间进一步分配给第一通道。通过第一路径执行对分配给第一通道的第二单元阵列的该部分的存储空间的访问。
-
-
公开(公告)号：CN113220611A
公开(公告)日：2021-08-06
申请号：CN202110072030.3
申请日：2021-01-19
Applicant: 三星电子株式会社
Abstract: 提供了包括行引脚和列引脚的存储器设备及其操作方法，该方法包括在时钟信号的1.5个周期期间通过行引脚接收第一激活命令，在时钟信号的1个周期期间通过列引脚接收第一读命令或第一写命令，在与时钟信号的上升沿相对应的时钟信号的0.5个周期期间通过行引脚接收第一预充电命令，在时钟信号的1.5个周期期间通过行引脚接收第二激活命令，在时钟信号的1个周期期间通过列引脚接收第二读命令或第二写命令，并在与时钟信号的下降沿相对应的时钟信号的0.5个周期期间通过行引脚接收第二预充电命令。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.027 seconds)
