-
公开(公告)号：CN111061648B
公开(公告)日：2025-01-14
申请号：CN201910664343.0
申请日：2019-07-23
Applicant: 三星电子株式会社
Abstract: 提供存储模块、存储系统和操作存储模块的方法。该存储模块包括安装在电路板上的半导体存储设备和安装在所述电路板上的控制设备。所述控制设备从外部设备接收命令、地址和时钟信号，并将所述命令、所述地址和所述时钟信号提供给所述半导体存储设备。所述控制设备在正常操作期间在隐藏训练模式下，通过将第一命令/地址和第一时钟信号发送到所述半导体存储设备中的至少一个半导体存储设备，并从所述至少一个半导体存储设备接收响应于所述第一命令/地址和所述第一时钟信号的第二命令/地址和第二时钟信号，对所述至少一个半导体存储设备执行命令/地址训练。
-
-
Patent Agency Ranking
公开(公告)号：CN116806071A
公开(公告)日：2023-09-26
申请号：CN202211246927.4
申请日：2022-10-12
Applicant: 三星电子株式会社
Abstract: 提供了具有多层基底的电子装置及其制造方法。所述电子装置包括：多层基体基底，包括彼此堆叠的多个基底基体；第一导电通孔和第二导电通孔，穿透基底基体并且彼此间隔开；导电线，将第一导电过孔和第二导电过孔彼此电连接，并且设置在所述多个基底基体中的至少一个基底基体上；以及开路短截线，包括第一端部和第二端部，其中，第一端部连接到导电线的接头，并且第二端部是开路的。
-
公开(公告)号：CN108874306B
公开(公告)日：2022-08-16
申请号：CN201810329996.9
申请日：2018-04-13
Applicant: 三星电子株式会社
Abstract: 提供一种配置为支持数据缓冲器的内部数据(DQ)终结的存储器系统。该存储器系统包括：作为外部设备访问的目标存储器模块的第一存储器模块；以及作为不被外部设备访问的非目标存储器模块的第二存储器模块。第二存储器模块在内部操作模式期间在内部数据路径上执行内部DQ终结，在内部操作模式下通过使用内部存储器芯片之间的内部数据路径执行数据通信。由于内部DQ终结而减少或禁止在内部数据路径上的信号反射，由此改善信号完整性。
-
公开(公告)号：CN108874306A
公开(公告)日：2018-11-23
申请号：CN201810329996.9
申请日：2018-04-13
Applicant: 三星电子株式会社
CPC classification number: G06F13/4086 , G06F3/0614 , G06F3/0656 , G06F3/0659 , G06F12/0246
Abstract: 提供一种配置为支持数据缓冲器的内部数据(DQ)终结的存储器系统。该存储器系统包括：作为外部设备访问的目标存储器模块的第一存储器模块；以及作为不被外部设备访问的非目标存储器模块的第二存储器模块。第二存储器模块在内部操作模式期间在内部数据路径上执行内部DQ终结，在内部操作模式下通过使用内部存储器芯片之间的内部数据路径执行数据通信。由于内部DQ终结而减少或禁止在内部数据路径上的信号反射，由此改善信号完整性。
-
-
公开(公告)号：CN111061648A
公开(公告)日：2020-04-24
申请号：CN201910664343.0
申请日：2019-07-23
Applicant: 三星电子株式会社
Abstract: 提供存储模块、存储系统和操作存储模块的方法。该存储模块包括安装在电路板上的半导体存储设备和安装在所述电路板上的控制设备。所述控制设备从外部设备接收命令、地址和时钟信号，并将所述命令、所述地址和所述时钟信号提供给所述半导体存储设备。所述控制设备在正常操作期间在隐藏训练模式下，通过将第一命令/地址和第一时钟信号发送到所述半导体存储设备中的至少一个半导体存储设备，并从所述至少一个半导体存储设备接收响应于所述第一命令/地址和所述第一时钟信号的第二命令/地址和第二时钟信号，对所述至少一个半导体存储设备执行命令/地址训练。
-
-
-
-
-
-
Search Results
7
records
(took 0.033 seconds)
