半导体存储器装置
    1.
    发明公开

    公开(公告)号:CN118510284A

    公开(公告)日:2024-08-16

    申请号:CN202311627164.2

    申请日:2023-11-30

    Abstract: 提供了一种半导体存储器装置。所述半导体存储器装置包括:基板;半导体图案,在基板上,并且包括具有第一导电类型的源极区域、具有第二导电类型的漏极区域以及在源极区域与漏极区域之间的本征区域;第一栅电极和第二栅电极,在本征区域上;铁电图案,在本征区域与第一栅电极和第二栅电极之间;以及栅极介电图案,在铁电图案与本征区域之间。

    半导体器件
    2.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN117596890A

    公开(公告)日:2024-02-23

    申请号:CN202310267027.6

    申请日:2023-03-14

    Abstract: 一种半导体器件包括第一单元阵列和第二单元阵列。第一单元阵列包括:第一栅电极,沿竖直方向延伸;第一栅电极的侧表面上的第一沟道图案;以及第一位线,电连接到第一沟道图案。第二单元阵列包括:第二栅电极,沿竖直方向延伸;第二栅电极的侧表面上的第二沟道图案;以及第二位线,电连接到第二沟道图案。第一位线焊盘电连接到第一位线,并且第二位线焊盘电连接到第二位线。第一位线焊盘与第二位线焊盘通过第一单元阵列和第二单元阵列间隔开,第一单元阵列和第二单元阵列介于第一位线焊盘与第二位线焊盘之间。

    半导体器件
    3.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN117525123A

    公开(公告)日:2024-02-06

    申请号:CN202310968722.5

    申请日:2023-08-02

    Abstract: 提供了半导体器件。该半导体器件包括:基板;栅极结构,设置在基板上并在第一方向上延伸;以及有源图案,在第二方向上与基板间隔开,在第三方向上延伸并穿透栅极结构,其中有源图案包括二维半导体材料,栅极结构包括依次堆叠在有源图案上的栅极绝缘层、下栅极导电层、铁电层和上栅极导电层,栅极绝缘层包括六方氮化硼(h‑BN),铁电层包括二维材料的双层。

    铁电存储器件
    4.
    发明公开
    铁电存储器件 审中-公开

    公开(公告)号:CN117529113A

    公开(公告)日:2024-02-06

    申请号:CN202310685341.6

    申请日:2023-06-09

    Abstract: 一种铁电存储器件,包括:沟道层、沟道层上的栅极绝缘层和栅极绝缘层上的栅电极层。栅极绝缘层包括:铁电感应层和铁电感应层上的铁电堆叠结构,并且该铁电堆叠结构以铁电层和非铁电层的顺序或相反顺序堆叠。

    半导体装置
    5.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN117116988A

    公开(公告)日:2023-11-24

    申请号:CN202310443635.8

    申请日:2023-04-23

    Abstract: 提供了一种包括铁电场效应晶体管(FeFET)的半导体装置。所述半导体装置包括:基底;包括金属元素的栅电极膜,在基底上;包括铁电材料的栅极绝缘膜,在基底与栅电极膜之间;以及包括半导体材料的氧化物的缓冲氧化物膜,在栅极绝缘膜与栅电极膜之间,缓冲氧化物膜与栅极绝缘膜接触。

    存储器装置
    6.
    发明公开
    存储器装置 审中-实审

    公开(公告)号:CN117062447A

    公开(公告)日:2023-11-14

    申请号:CN202310535437.4

    申请日:2023-05-12

    Abstract: 一种存储器装置,包括:沟道区域、沟道区域上的导电电极以及沟道区域和导电电极之间的数据存储结构。数据存储结构包括堆叠结构,该堆叠结构包括在垂直于沟道区域的表面的方向上交替且重复地堆叠的二维材料层和铁电层。铁电层中的每个铁电层的厚度大于二维材料层中的每个二维材料层的厚度。

    存储器装置
    7.
    发明公开
    存储器装置 审中-实审

    公开(公告)号:CN117062446A

    公开(公告)日:2023-11-14

    申请号:CN202310528379.2

    申请日:2023-05-11

    Abstract: 一种存储器装置可包括沟道区域、设置在沟道区域上的导电电极以及设置在沟道区域和导电电极之间的数据存储结构。该数据存储结构包括第一介电层和设置在第一介电层上的第二介电层,该第二介电层包括铁电区域和铁电区域上的屏障介电区域,铁电区域包括第一材料,并且屏障介电区域包括通过将第一材料氮化或氧化而形成的第二材料。

    半导体存储器件
    8.
    发明公开

    公开(公告)号:CN116806091A

    公开(公告)日:2023-09-26

    申请号:CN202310282088.X

    申请日:2023-03-21

    Abstract: 提供了一种半导体存储器件。该半导体存储器件可以包括:半导体基板;包括电容器的数据存储层,设置在半导体基板上;开关元件层,在数据存储层上并包括电连接到相应电容器的晶体管;以及布线层,在开关元件层上并包括电连接到相应晶体管的位线。相应晶体管包括有源图案、字线以及在字线和有源图案之间的铁电层,该字线与有源图案交叉使得字线围绕有源图案的第一侧壁、第二侧壁和顶表面。

Patent Agency Ranking