包括双编码器的安全电路和包括安全电路的加密解密器

    公开(公告)号:CN113315622B

    公开(公告)日:2024-10-18

    申请号:CN202011549749.3

    申请日:2020-12-24

    Abstract: 一种安全电路,包括:解码器,其被配置为接收输入数据并响应于输入数据输出解码信号;第一编码器,其被配置为响应于解码信号,输出第一表型中与N进制整数(N是1或更大的自然数)当中的任一整数对应的一个第一表型作为第一编码值;第二编码器,其被配置为响应于所述解码信号,输出第二表型中与N进制整数当中的任一整数对应的一个第二表型作为第二编码值;以及门模块电路,其被配置为通过对所述第一编码值和所述第二编码值执行逻辑运算来生成输出数据。

    安全设备、电子设备和操作电子设备的方法

    公开(公告)号:CN109388953B

    公开(公告)日:2023-05-16

    申请号:CN201810851268.4

    申请日:2018-07-27

    Abstract: 安全设备包括安全处理器、邮箱、密码知识产权(IP)、安全直接存储器访问(DMA)电路和内部存储器。安全处理器提供隔离的执行环境。邮箱将来自CPU的请求传送到安全处理器。密码IP在隔离的执行环境中对安全数据执行包括以下各项的一个或多个安全操作:签名认证操作、加密/解密操作和完整性验证操作,而无需CPU的干预。安全DMA电路在隔离的执行环境中控制一个或多个安全操作,其中仅安全处理器被配置为控制安全DMA电路。内部存储器存储安全数据,其中对所述安全数据执行一个或多个安全操作。密码IP包括被配置为控制对外部存储设备的数据访问的DMA电路。

    用于执行虚拟加密操作的加密电路

    公开(公告)号:CN111008407B

    公开(公告)日:2025-04-29

    申请号:CN201910670045.2

    申请日:2019-07-23

    Abstract: 一种加密电路包括具有多个轮核的流水线型加密核。流水线型加密核被配置为对接收到的多个输入数据中的每一个执行真实轮操作;以及使用包括真实轮操作的加密操作从输入数据生成加密数据。提供了与流水线型加密核相耦接的加密控制器。加密控制器被配置为控制流水线型加密核,使得多个轮核中的至少一个执行作为加密操作的一部分的虚拟轮操作。流水线型加密核被配置为使用以下项中的至少一个执行虚拟加密操作:(i)哑数据;以及(ii)哑加密密钥。

    安全设备、电子设备、以及安全启动管理系统

    公开(公告)号:CN113204769A

    公开(公告)日:2021-08-03

    申请号:CN202110093281.X

    申请日:2021-01-22

    Abstract: 提供了一种安全设备、电子设备、安全启动管理系统、用于生成启动映像的方法和用于执行启动链的方法。该安全设备包括:密钥派生器,被配置为接收根密钥和启动映像中包括的受保护的启动密钥,并根据密钥保护方法使用该根密钥和受保护的启动密钥来生成派生密钥;密钥处理器,被配置为根据密钥保护方法使用所生成的派生密钥来执行验证,以从启动映像中包括的受保护的启动密钥中提取启动密钥;安全启动器,被配置为使用所提取的启动密钥对启动映像中包括的受保护的执行映像执行验证;以及处理器,被配置为执行安全启动器已对其完成验证的经验证的执行映像。

    防止侧信道分析攻击的电子电路及包括该电路的电子设备

    公开(公告)号:CN107437988A

    公开(公告)日:2017-12-05

    申请号:CN201710346062.1

    申请日:2017-05-17

    Abstract: 一种电子电路,包括操作器,所述操作器包括被配置成用于执行加密和解密操作中的任何一个或两个操作的逻辑门。所述电子电路进一步包括控制器,所述控制器被配置成用于:响应于指示所述加密和解密操作中的任何一个或两个操作被执行的控制值,控制所述操作器在时钟信号的第一时间周期内以第一模式操作并且在所述时钟信号的第二时间周期内以第二模式操作,在所述第一模式中,所述逻辑门中的每个输出第一逻辑值,且在所述第二模式中,所述逻辑门当中的第一逻辑门的数量与所述逻辑门当中的第二逻辑门的数量维持恒定,所述第一逻辑门中的每个输出所述第一逻辑值,所述第二逻辑门中的每个输出第二逻辑值。

    防止侧信道分析攻击的电子电路及包括该电路的电子设备

    公开(公告)号:CN107437988B

    公开(公告)日:2021-12-21

    申请号:CN201710346062.1

    申请日:2017-05-17

    Abstract: 一种电子电路,包括操作器,所述操作器包括被配置成用于执行加密和解密操作中的任何一个或两个操作的逻辑门。所述电子电路进一步包括控制器,所述控制器被配置成用于:响应于指示所述加密和解密操作中的任何一个或两个操作被执行的控制值,控制所述操作器在时钟信号的第一时间周期内以第一模式操作并且在所述时钟信号的第二时间周期内以第二模式操作,在所述第一模式中,所述逻辑门中的每个输出第一逻辑值,且在所述第二模式中,所述逻辑门当中的第一逻辑门的数量与所述逻辑门当中的第二逻辑门的数量维持恒定,所述第一逻辑门中的每个输出所述第一逻辑值,所述第二逻辑门中的每个输出第二逻辑值。

Patent Agency Ranking