-
Patent Agency Ranking
公开(公告)号：CN101179050A
公开(公告)日：2008-05-14
申请号：CN200710167818.2
申请日：2007-10-26
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L23/522 , H01L23/532
Abstract: 提供一种制造集成电路器件的方法。该方法包括：在半导体衬底上顺序地形成下部互连层、催化剂层以及缓冲层，形成层间介电层以覆盖缓冲层，形成穿过层间介电层的接触孔以便可部分地暴露缓冲层的顶面，去除缓冲层的由接触孔暴露的部分以便可以暴露催化剂层的顶面，以及从催化剂层的由接触孔暴露的部分生长碳纳米管以便接触孔可由碳纳米管填充。
-
公开(公告)号：CN101064241A
公开(公告)日：2007-10-31
申请号：CN200710101907.7
申请日：2007-04-25
Applicant: 三星电子株式会社
Inventor： 苏布拉马尼安·马亚·科拉克 , 李善雨 , 吕寅硕
IPC: H01L21/00 , H01L21/20 , H01L21/28 , H01L21/3205 , H01L21/768 , H01L23/00 , H01L23/48 , H01L23/522 , B82B3/00 , B82B1/00
CPC classification number: H01L23/5226 , H01L21/288 , H01L21/76831 , H01L21/76876 , H01L21/76879 , H01L2221/1094 , H01L2924/0002 , H01L2924/00
Abstract: 一种形成纳米级结构的方法，包括提供一衬底，在其上具有第一层，该第一层具有露出衬底区域的开口，以及将衬底与催化材料接触，其中该衬底的露出区域具有吸引催化材料的第一性能，以及该第一层具有排斥催化材料的第二性能。
-
公开(公告)号：CN1929111A
公开(公告)日：2007-03-14
申请号：CN200610128154.4
申请日：2006-09-06
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L23/522
CPC classification number: H01L21/76802 , H01L21/76876 , H01L21/76879 , H01L2221/1094
Abstract: 一种形成碳纳米管的方法，包括在衬底和衬底上的第一层之间形成空穴。空穴在布线图形中延伸并包括空穴中的金属催化剂图形。碳纳米管从金属催化剂图形形成，并沿着布线图形在空穴内延伸。还讨论了相关方法和设备。
-
公开(公告)号：CN109308228A
公开(公告)日：2019-02-05
申请号：CN201810845313.5
申请日：2018-07-27
Applicant: 三星电子株式会社
CPC classification number: G06F11/1068 , G06F11/1004 , G06F11/1048 , G11C5/04 , G11C29/52 , G11C2029/0411 , G06F3/0658 , G06F3/0644 , G06F3/0656 , G11C29/42
Abstract: 本发明可提供一种存储器模块、一种校正存储器模块的错误的方法和一种存储器系统。所述存储器系统包括多个存储器芯片和存储关于所述多个存储器芯片的DQ组管理信息的存储器控制器。存储器控制器可包括：错误校正码(ECC)引擎，其连接至所述多个存储器芯片中的每一个的DQ接触点，ECC引擎被构造为关于被发送至DQ接触点的数据执行数据校正算法；以及DQ组管理器，其被构造为将DQ接触点分组为对应于校正数据宽度的DQ组，并且存储用于管理DQ组的DQ组管理信息。
-
公开(公告)号：CN101179050B
公开(公告)日：2011-05-18
申请号：CN200710167818.2
申请日：2007-10-26
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L23/522 , H01L23/532
Abstract: 提供一种制造集成电路器件的方法。该方法包括：在半导体衬底上顺序地形成下部互连层、催化剂层以及缓冲层，形成层间介电层以覆盖缓冲层，形成穿过层间介电层的接触孔以便可部分地暴露缓冲层的顶面，去除缓冲层的由接触孔暴露的部分以便可以暴露催化剂层的顶面，以及从催化剂层的由接触孔暴露的部分生长碳纳米管以便接触孔可由碳纳米管填充。
-
-
-
-
Search Results
5
records
(took 0.025 seconds)
