公开(公告)号：CN115241202A

公开(公告)日：2022-10-25

申请号：CN202210001688.X

申请日：2022-01-04

Applicant: 三星电子株式会社

Inventor： 朴焕悦 ,  景世振 ,  金日禹 ,  李敏雨 ,  郑映澔

IPC: H01L27/1157 ,  H01L27/11573 ,  H01L27/11582

Abstract: 在制造半导体器件的方法中，在衬底上交替地并重复地形成第一绝缘层和第一牺牲层以形成模制层。在所述模制层上形成包括顺序地堆叠的蚀刻停止层和第二牺牲层的牺牲层结构。在所述牺牲层结构上形成硬掩模之后，通过使用所述硬掩模作为蚀刻掩模的干蚀刻工艺蚀刻所述牺牲层结构和所述模制层，以形成暴露所述衬底的上表面的沟道孔并且在所述第二牺牲层的与所述沟道孔相邻的侧壁上形成凹陷。在所述沟道孔中形成存储沟道结构。将所述第一牺牲层替换为栅电极。

公开(公告)号：CN115241192A

公开(公告)日：2022-10-25

申请号：CN202111591160.4

申请日：2021-12-23

Applicant: 三星电子株式会社

Inventor： 朴焕悦 ,  朴钟英 ,  李容德 ,  景世振 ,  公大为 ,  金日禹 ,  白松义 ,  菲利普·蔻驰

IPC: H01L27/108 ,  H01L23/64

Abstract: 提供了一种半导体器件。所述半导体器件包括：晶片；蚀刻停止层，位于所述晶片上；下模制层，位于所述蚀刻停止层上；中间支撑物层，位于所述下模制层上；上模制层，位于所述中间支撑物层上；上支撑物层，位于所述上模制层上；以及硬掩模结构，位于所述上支撑物层上，其中，所述硬掩模结构包括位于所述上支撑物层上的第一硬掩模层和位于所述第一硬掩模层上的第二硬掩模层，所述第一硬掩模层和所述第二硬掩模层中的一者包括第一有机层，所述第一有机层包括包含C、H、O和N的SOH，并且所述第一硬掩模层和所述第二硬掩模层中的另一者包括第二有机层，所述第二有机层包括包含C、H和O的SOH。

公开(公告)号：CN114944402A

公开(公告)日：2022-08-26

申请号：CN202210140881.1

申请日：2022-02-16

Applicant: 三星电子株式会社

Inventor： 金知勇 ,  李呈焕 ,  朴焕悦

IPC: H01L27/11575

Abstract: 提供了一种集成电路装置和电子系统。所述集成电路装置包括：半导体衬底，其具有单元区和位于单元区外部的虚设区；多个栅电极和多个绝缘层，它们位于单元区中，在平行于半导体衬底的主表面的第一方向和第二方向上延伸，并且在垂直于半导体衬底的主表面的第三方向上交替地堆叠，第一方向和第二方向彼此交叉；以及多个虚设模制层和多个虚设绝缘层，它们在虚设区中在第三方向上交替地堆叠，其中，多个虚设模制层中的上虚设模制层的碳浓度小于多个虚设模制层中的下虚设模制层的碳浓度，下虚设模制层在上虚设模制层与半导体衬底的主表面之间。

公开(公告)号：CN115810536A

公开(公告)日：2023-03-17

申请号：CN202211115639.5

申请日：2022-09-14

Applicant: 三星电子株式会社

Inventor： 朴焕悦 ,  朴世浚 ,  赵俊衡 ,  景世振 ,  公大为 ,  金泰珉

IPC: H01L21/225 ,  H10B12/00

Abstract: 提供了一种半导体装置和制造该半导体装置的方法。该方法包括：制备包括单元区和划道区的衬底；在衬底的单元区中形成电路块，衬底包括第一表面和第二表面；在衬底的第一表面上形成偏压焊盘，使得偏压焊盘在衬底的划道区中；将氘交换结构键合至衬底的第二表面；利用等离子体处理将氘植入到氘交换结构中；以及将第一电压施加至偏压焊盘，使得氘通过衬底的第二表面从氘交换结构扩散至衬底中。

公开(公告)号：CN114759029A

公开(公告)日：2022-07-15

申请号：CN202210007879.7

申请日：2022-01-05

Applicant: 三星电子株式会社

Inventor： 朴焕悦 ,  金桓佑 ,  李钟圭 ,  崔哲焕

IPC: H01L27/108 ,  H01L49/02

Abstract: 本发明构思的半导体结构包括：芯片区域，其包括基板上的多个半导体芯片；以及外围区域，其位于芯片区域的外围处，外围区域包括模制结构。模制结构可包括在基板上的基础模制层和在基础模制层上的复合模制层，复合模制层包括至少一个弯曲牺牲层和至少一个弯曲防止层。