公开(公告)号：CN115863155A

公开(公告)日：2023-03-28

申请号：CN202211170137.2

申请日：2022-09-22

Applicant: 三星电子株式会社

Inventor： 李珍雨 ,  朴春烨 ,  金秀泰

IPC: H01L21/033 ,  H01L21/8234

Abstract: 一种制造半导体器件的方法可以包括：在交替布置的栅极线和栅极间绝缘部分上形成硬掩模层；分别在硬掩模层的与栅极间绝缘部分中的每隔一个栅极间绝缘部分相对应的区域上形成心轴线；在硬掩模层上共形地形成具有与栅极线的宽度相对应的厚度的间隔物材料层；在间隔物材料层上形成心轴材料层；去除心轴材料层的一部分，以暴露间隔物材料层的在心轴线的上表面和侧表面上的部分；去除间隔物材料层的暴露部分以提供心轴线和堆叠的心轴图案；以及使用心轴线和堆叠的心轴图案作为掩模，在硬掩模层中形成开口，该开口暴露栅极线的栅极切割区。

公开(公告)号：CN108063119A

公开(公告)日：2018-05-22

申请号：CN201711021953.6

申请日：2017-10-26

Applicant: 三星电子株式会社

Inventor： 朴相俊 ,  金柄成 ,  朴哲弘 ,  朴春烨

IPC: H01L21/82 ,  H01L27/02

Abstract: 一种半导体集成电路布局的设计方法和一种制造半导体装置的方法，所述设计方法包含选择包含至少一个第一栅极图案的第一单元布局；选择包含至少一个第二栅极图案的第二单元布局，所述至少一个第二栅极图案具有与所述至少一个第一栅极图案的栅极长度不同的栅极长度；从第一单元布局和第二单元布局生成图案布局；以及在图案布局上生成选择性交叠第一单元布局的掩模布局。