公开(公告)号：CN107818811B

公开(公告)日：2022-04-05

申请号：CN201710821332.X

申请日：2017-09-13

Applicant: 三星电子株式会社

Inventor： 金勋起 ,  金龙浩 ,  朴昌男 ,  宋泰中 ,  林优镇 ,  郑钟勋

IPC: G11C29/00 ,  G06F11/16

Abstract: 一种存储器器件，包括：包括布置在包括正常列和用于修复所述正常列的冗余列的多个列中的多个存储器单元的存储器单元阵列，包括正常外围逻辑电路和用于修复所述正常外围逻辑电路的冗余外围逻辑电路的多个外围逻辑电路，以及被配置为基于所述多个列中的至少一个的缺陷或所述多个外围逻辑电路中的至少一个的缺陷中的至少一个缺陷，在所述多个列和所述多个外围逻辑电路之间形成第一路径的第一路径选择逻辑。

公开(公告)号：CN107818811A

公开(公告)日：2018-03-20

申请号：CN201710821332.X

申请日：2017-09-13

Applicant: 三星电子株式会社

Inventor： 金勋起 ,  金龙浩 ,  朴昌男 ,  宋泰中 ,  林优镇 ,  郑钟勋

IPC: G11C29/00 ,  G06F11/16

CPC classification number: G11C29/702 ,  G11C5/025 ,  G11C7/1012 ,  G11C29/26 ,  G11C29/76 ,  G11C29/838 ,  G06F11/1666

Abstract: 一种存储器器件，包括：包括布置在包括正常列和用于修复所述正常列的冗余列的多个列中的多个存储器单元的存储器单元阵列，包括正常外围逻辑电路和用于修复所述正常外围逻辑电路的冗余外围逻辑电路的多个外围逻辑电路，以及被配置为基于所述多个列中的至少一个的缺陷或所述多个外围逻辑电路中的至少一个的缺陷中的至少一个缺陷，在所述多个列和所述多个外围逻辑电路之间形成第一路径的第一路径选择逻辑。