-
公开(公告)号：CN118695610A
公开(公告)日：2024-09-24
申请号：CN202410330775.9
申请日：2024-03-22
Applicant: 三星电子株式会社
Abstract: 提供了一种三维(3D)铁电随机存取存储器(FeRAM)及其制造方法。所述3D FeRAM包括：在衬底上在垂直方向上堆叠并且在第一水平方向上彼此间隔开的半导体图案；位线，在半导体图案的第一侧表面上，在第一水平方向上延伸并且在垂直方向上彼此间隔开；第一电极，在半导体图案的第二侧表面上，并且在垂直方向和第一水平方向两者上彼此间隔开；铁电层，在第一电极上；第二电极，在铁电层上，在第一水平方向上延伸并且在垂直方向上彼此间隔开；以及字线，在两个相邻的半导体图案之间并在垂直方向上延伸。
-
公开(公告)号：CN113299826A
公开(公告)日：2021-08-24
申请号：CN202110202376.0
申请日：2021-02-23
Applicant: 三星电子株式会社
Abstract: 垂直可变电阻存储器件包括栅电极和柱结构。栅电极在基本垂直于衬底的上表面的垂直方向上在衬底上彼此间隔开。柱结构在衬底上在垂直方向上延伸穿过栅电极。柱结构包括在垂直方向上延伸的垂直栅电极、设置在垂直栅电极的侧壁上的可变电阻图案、以及设置在可变电阻图案的外侧壁上的沟道。沟道和垂直栅电极彼此接触。
-
Patent Agency Ranking
公开(公告)号：CN116634775A
公开(公告)日：2023-08-22
申请号：CN202310181732.4
申请日：2023-02-21
Applicant: 三星电子株式会社
Abstract: 提供了半导体装置和包括该半导体装置的数据存储系统。所述半导体装置，包括：源极结构；栅电极，在垂直于源极结构的上表面的第一方向上彼此间隔开并且堆叠；以及沟道结构，在第一方向上延伸穿过栅电极，并且包括介电层、电荷存储层、隧穿层、沟道层和掩埋半导体层。介电层在栅电极和电荷存储层之间。隧穿层在电荷存储层和沟道层之间。沟道层在隧穿层和掩埋半导体层之间。沟道层的下部的外表面与源极结构接触，并且介电层包括铁电材料，沟道层包括氧化物半导体材料，并且掩埋半导体层包括硅(Si)。
-
公开(公告)号：CN117881193A
公开(公告)日：2024-04-12
申请号：CN202311305406.6
申请日：2023-10-10
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件包括：单元基板；顺序地堆叠在所述单元基板上并且在第一方向上延伸的多个栅电极；在不同于所述第一方向的第二方向上延伸并且穿透所述多个栅电极的第一沟道结构和第二沟道结构；以及设置在所述多个栅电极上的位线。所述第一沟道结构和所述第二沟道结构均包括顺序地设置在所述多个栅电极的侧壁上的铁电层、沟道层、栅极绝缘层和背栅电极。所述第一沟道结构和所述第二沟道结构在所述第一方向上彼此相邻并且共享位线。
-
公开(公告)号：CN117355144A
公开(公告)日：2024-01-05
申请号：CN202310522113.7
申请日：2023-05-09
Applicant: 三星电子株式会社
Abstract: 公开了半导体存储器件和包括所述半导体存储器件的电子系统。所述半导体存储器件可以包括垂直于基板的顶表面的垂直沟道，设置在所述垂直沟道的第一侧并垂直堆叠在堆叠基板上的字线，设置在所述垂直沟道的第二侧并垂直堆叠在所述基板上的背栅电极，设置在所述字线和所述垂直沟道的第一侧之间的铁电层，设置在所述铁电层和所述垂直沟道的第一侧之间的第一中间绝缘层，以及设置在所述背栅电极和所述垂直沟道的第二侧之间的第二中间绝缘层。
-
-
公开(公告)号：CN116744773A
公开(公告)日：2023-09-12
申请号：CN202310133622.0
申请日：2023-02-10
Applicant: 三星电子株式会社
Abstract: 提供了一种磁存储器件和操作其的方法。该磁存储器件包括：环路型磁道，具有在逆时针方向上排列的第一部分和第二部分；在第一部分的顶表面上的第一导电线；以及在第二部分的底表面上的第二导电线。磁道包括依次堆叠的下磁性层、间隔物层和上磁性层。第一导电线和第二导电线中的每条包括重金属。第一导电线和第二导电线中的每条配置为产生由在其中流动的电流引起的自旋轨道转矩。自旋轨道转矩使磁道中的磁畴在顺时针方向上或在逆时针方向上移动。
-
-
-
-
-
-
Search Results
7
records
(took 0.024 seconds)
