-
公开(公告)号:CN109841624B
公开(公告)日:2025-03-04
申请号:CN201811430052.7
申请日:2018-11-27
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件包括:衬底;器件隔离膜,限定衬底的有源区,栅极沟槽在有源区中延伸;栅极绝缘膜,沿着栅极沟槽的侧面和底部设置;栅电极,设置在栅极沟槽中的栅极绝缘膜上,并且具有第一部、第一部上的第二部以及第二部上的第三部;第一阻挡膜图案,介于栅电极的第一部与栅极绝缘膜之间;第二阻挡膜图案,介于栅电极的第二部与栅极绝缘膜之间;以及第三阻挡膜图案,介于栅电极的第三部与栅极绝缘膜之间。第一阻挡膜图案的功函数大于第二阻挡膜图案的功函数并且低于第三阻挡膜图案的功函数。
-
公开(公告)号:CN111403388B
公开(公告)日:2023-11-28
申请号:CN201911051043.1
申请日:2019-10-31
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件和制造该半导体器件的方法,该方法包括:在基板上形成器件隔离层,该器件隔离层限定多个有源区;以及形成与有源区交叉且被掩埋在基板中的多条栅极线。形成栅极线包括在基板上形成与有源区交叉的沟槽;在沟槽的侧壁和底表面上形成功函数控制层;在功函数控制层上形成导电层;在功函数控制层上和在导电层上顺序地形成阻挡层和源层,源层包括功函数控制元素;以及使功函数控制元素从源层扩散到功函数控制层的上部分中。
-
公开(公告)号:CN111403388A
公开(公告)日:2020-07-10
申请号:CN201911051043.1
申请日:2019-10-31
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242
Abstract: 一种半导体器件和制造该半导体器件的方法,该方法包括:在基板上形成器件隔离层,该器件隔离层限定多个有源区;以及形成与有源区交叉且被掩埋在基板中的多条栅极线。形成栅极线包括在基板上形成与有源区交叉的沟槽;在沟槽的侧壁和底表面上形成功函数控制层;在功函数控制层上形成导电层;在功函数控制层上和在导电层上顺序地形成阻挡层和源层,源层包括功函数控制元素;以及使功函数控制元素从源层扩散到功函数控制层的上部分中。
-
公开(公告)号:CN109841624A
公开(公告)日:2019-06-04
申请号:CN201811430052.7
申请日:2018-11-27
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 一种半导体器件包括:衬底;器件隔离膜,限定衬底的有源区,栅极沟槽在有源区中延伸;栅极绝缘膜,沿着栅极沟槽的侧面和底部设置;栅电极,设置在栅极沟槽中的栅极绝缘膜上,并且具有第一部、第一部上的第二部以及第二部上的第三部;第一阻挡膜图案,介于栅电极的第一部与栅极绝缘膜之间;第二阻挡膜图案,介于栅电极的第二部与栅极绝缘膜之间;以及第三阻挡膜图案,介于栅电极的第三部与栅极绝缘膜之间。第一阻挡膜图案的功函数大于第二阻挡膜图案的功函数并且低于第三阻挡膜图案的功函数。
-
-
-