公开(公告)号：CN107871743B

公开(公告)日：2023-05-02

申请号：CN201710864922.0

申请日：2017-09-22

Applicant: 三星电子株式会社

Inventor： 金基雄 ,  金孝亭 ,  徐基银 ,  张气薰 ,  权炳昊 ,  尹普彦

IPC: H10B43/27 ,  H10B43/35 ,  H10B43/40 ,  H10B41/27 ,  H10B41/35 ,  H10B41/41 ,  H10B41/42

Abstract: 提供了一种制造三维半导体器件的方法。该方法包括：提供具有外围电路区和单元阵列区的基板；在基板的外围电路区上形成外围结构；以及在单元阵列区上形成电极结构。电极结构包括下电极、在下电极上的下绝缘平坦化层、以及竖直地且交替地堆叠在下绝缘平坦化层上的上电极和上绝缘层，下绝缘平坦化层可以延伸以覆盖外围电路区上的外围结构。上绝缘平坦化层被形成为覆盖电极结构和外围电路区上的下绝缘平坦化层。

公开(公告)号：CN112838096A

公开(公告)日：2021-05-25

申请号：CN202011308644.9

申请日：2020-11-20

Applicant: 三星电子株式会社

Inventor： 张起硕 ,  黄昌善 ,  闵忠基 ,  徐基银 ,  林钟欣

IPC: H01L27/11582 ,  H01L27/11573

Abstract: 本发明涉及三维半导体存储器件及其制造方法。该三维半导体存储器件可以被提供，其包括：在第一基板上的外围电路结构，该外围电路结构包括外围电路；在外围电路结构上的第二基板；在第二基板上的电极结构，该电极结构包括堆叠在第二基板上的多个电极；以及穿透电极结构和第二基板的穿透互连结构。该穿透互连结构可以包括下绝缘图案、在下绝缘图案上的模制图案结构、在下绝缘图案与模制图案结构之间的保护图案、以及穿透插塞。该穿透插塞可以穿透模制图案结构和下绝缘图案，并且可以连接到外围电路结构。该保护图案可以处于比电极中的最下面一个的水平低的水平处。

公开(公告)号：CN107871743A

公开(公告)日：2018-04-03

申请号：CN201710864922.0

申请日：2017-09-22

Applicant: 三星电子株式会社

Inventor： 金基雄 ,  金孝亭 ,  徐基银 ,  张气薰 ,  权炳昊 ,  尹普彦

IPC: H01L27/115 ,  H01L27/11582 ,  H01L27/11556

CPC classification number: H01L27/11582 ,  H01L21/02636 ,  H01L21/283 ,  H01L21/31053 ,  H01L21/76819 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/2436 ,  H01L27/2454 ,  H01L27/249 ,  H01L27/115 ,  H01L27/11556

Abstract: 提供了一种制造三维半导体器件的方法。该方法包括：提供具有外围电路区和单元阵列区的基板；在基板的外围电路区上形成外围结构；以及在单元阵列区上形成电极结构。电极结构包括下电极、在下电极上的下绝缘平坦化层、以及竖直地且交替地堆叠在下绝缘平坦化层上的上电极和上绝缘层，下绝缘平坦化层可以延伸以覆盖外围电路区上的外围结构。上绝缘平坦化层被形成为覆盖电极结构和外围电路区上的下绝缘平坦化层。