公开(公告)号：CN116600562A

公开(公告)日：2023-08-15

申请号：CN202310109454.1

申请日：2023-02-13

Applicant: 三星电子株式会社

Inventor： 安浚爀 ,  金成禹 ,  李明东 ,  崔珉豪

IPC: H10B12/00

Abstract: 一种半导体存储器件可以包括：基板，包括单元区和沿着单元区的周边的外围区；单元区隔离层，在基板中沿着单元区的周边并限定单元区；单元导电线，在单元区上并包括在单元区隔离层上的侧壁；外围栅极导电层，在外围区上并包括在单元区隔离层上的侧壁；以及隔离绝缘层，在单元区隔离层上与单元导电线的侧壁和外围栅极导电层的侧壁接触。

公开(公告)号：CN118574411A

公开(公告)日：2024-08-30

申请号：CN202410216344.X

申请日：2024-02-27

Applicant: 三星电子株式会社

Inventor： 崔珉豪 ,  李基硕 ,  尹灿植 ,  崔宰福

IPC: H10B12/00

Abstract: 一种半导体装置包括：装置隔离层，其在第一水平方向上延伸并且在与第一水平方向相交的第二水平方向上彼此间隔开；有源区，其在装置隔离层之间并且在第一水平方向上彼此间隔开；绝缘结构，其在有源区之间；以及栅极结构，其在第一水平方向和第二水平方向之间的第三水平方向上延伸并且与有源区相交，其中，每个有源区的彼此相邻的两个侧表面限定锐角，并且其中，绝缘结构中的至少一个的至少一部分在有源区中的相应的一对有源区之间以及在装置隔离层中的相应的一对装置隔离层之间，并且在第一水平方向上与有源区中的相应的一对有源区重叠。

公开(公告)号：CN118540941A

公开(公告)日：2024-08-23

申请号：CN202410184219.5

申请日：2024-02-19

Applicant: 三星电子株式会社

Inventor： 崔珉豪 ,  李基硕 ,  尹灿植 ,  朴哲权 ,  崔宰福

IPC: H10B12/00

Abstract: 一种半导体装置包括：衬底，其具有多个有源区并且限定多个第一栅极沟槽和多个第二栅极沟槽，多个第一栅极沟槽和多个第二栅极沟槽穿过多个有源区并且在第一水平方向上延伸；多个栅极结构，多个栅极结构包括在多个第一栅极沟槽内的多个第一栅极结构和在多个第二栅极沟槽内的多个第二栅极结构；位线结构，其穿过多个栅极结构，并且在与第一水平方向交叉的第二水平方向上延伸；以及接触插塞，其设置在位线结构的侧表面上。多个第一栅极结构的截面面积不同于多个第二栅极结构的截面面积。