公开(公告)号：CN105321861A

公开(公告)日：2016-02-10

申请号：CN201510225071.6

申请日：2015-05-05

Applicant: 三星电子株式会社

Inventor： 李炫雨 ,  孙昌佑 ,  安勇俊 ,  全兑祚

IPC: H01L21/677

CPC classification number: H01L21/6773 ,  H01L21/67294 ,  H01L21/67373 ,  H01L21/67379 ,  H01L21/67733 ,  H01L21/67736 ,  H01L21/67769 ,  H01L21/67772 ,  H01L21/67775 ,  H01L21/67763 ,  H01L21/67766 ,  H01L21/67781

Abstract: 提供了一种半导体晶片储料器设备和利用该设备传送晶片的方法。所述半导体晶片储料器设备包括：主体框架；入口，用于将晶片运输盒装载到主体框架中；出口，用于从主体框架卸载晶片运输盒；自动化的传送机器人，在入口和出口之间可操作地运送晶片运输盒；以及搁架组件，位于主体框架内。搁架组件包括被构造成支撑晶片运输盒的搁架板。搁架板包括突出的第一支撑销、第二支撑销、第三支撑销，所述支撑销被布置成与晶片运输盒的下侧中的相应的槽对准并且将晶片运输盒定向成晶片运输盒的门面向远离主体框架的方向。第一支撑销和第二支撑销可以比第三支撑销更靠近主体框架。

公开(公告)号：CN112652580A

公开(公告)日：2021-04-13

申请号：CN202011071412.6

申请日：2020-10-09

Applicant: 三星电子株式会社

Inventor： 孙昌佑 ,  宋昇炫 ,  金善培 ,  吴旼哲 ,  郑荣采

IPC: H01L21/8238 ,  H01L27/11 ,  H01L21/8244

Abstract: 本公开提供了形成集成电路器件的方法。所述方法可以包括：形成基板的虚设沟道区域和有源区域；在有源区域上形成底部源极/漏极区域；在虚设沟道区域的相对的侧表面上形成栅电极；以及分别在虚设沟道区域的相对的侧表面上形成第一间隔物和第二间隔物。栅电极可以包括在虚设沟道区域的相对的侧表面中的一个上的第一部分以及在底部源极/漏极区域和第一间隔物之间的第二部分。所述方法还可以包括通过用导电材料置换栅电极的第一部分而形成底部源极/漏极接触。底部源极/漏极接触可以将栅电极的第二部分电连接到底部源极/漏极区域。

公开(公告)号：CN111916499A

公开(公告)日：2020-11-10

申请号：CN202010385780.1

申请日：2020-05-09

Applicant: 三星电子株式会社

Inventor： 宋昇炫 ,  孙昌佑 ,  郑荣采 ,  洪思焕

IPC: H01L29/78 ,  H01L29/51 ,  H01L21/336

Abstract: 提供一种垂直场效应晶体管(VFET)器件及其制造方法。该VFET器件包括：鳍结构，形成在衬底上；栅极结构，包括形成在鳍结构的侧壁的上部上的栅极电介质层以及形成在栅极电介质层的下部上的导体层；顶部源极/漏极(S/D)区，形成在鳍结构和栅极结构之上；底部S/D区，形成在鳍结构和栅极结构之下；顶部间隔物，形成在栅极电介质层的上部上，并在顶部S/D区与导体层的顶表面之间；以及底部间隔物，形成在栅极结构与底部S/D区之间。栅极电介质层的顶表面定位在与顶部间隔物的顶表面相同或基本上相同的高度处、或者定位为低于顶部间隔物的顶表面，并高于导体层的顶表面。

公开(公告)号：CN105321861B

公开(公告)日：2019-03-29

申请号：CN201510225071.6

申请日：2015-05-05

Applicant: 三星电子株式会社

Inventor： 李炫雨 ,  孙昌佑 ,  安勇俊 ,  全兑祚

IPC: H01L21/677

Abstract: 提供了一种半导体晶片储料器设备和利用该设备传送晶片的方法。所述半导体晶片储料器设备包括：主体框架；入口，用于将晶片运输盒装载到主体框架中；出口，用于从主体框架卸载晶片运输盒；自动化的传送机器人，在入口和出口之间可操作地运送晶片运输盒；以及搁架组件，位于主体框架内。搁架组件包括被构造成支撑晶片运输盒的搁架板。搁架板包括突出的第一支撑销、第二支撑销、第三支撑销，所述支撑销被布置成与晶片运输盒的下侧中的相应的槽对准并且将晶片运输盒定向成晶片运输盒的门面向远离主体框架的方向。第一支撑销和第二支撑销可以比第三支撑销更靠近主体框架。