存储器装置、包括其的电子装置和电子装置的操作方法

    公开(公告)号:CN109840223B

    公开(公告)日:2023-12-12

    申请号:CN201811293828.5

    申请日:2018-11-01

    Inventor: 金光贤 吴起硕

    Abstract: 本申请提供了一种电子装置、存储器装置和电子装置的操作方法。电子装置包括存储器和片上系统(SoC)。存储器装置包括分配给第一通道的第一存储器单元区域和分配给第二通道的第二存储器单元区域。SoC包括第一处理单元和第二处理单元。第一处理单元被构造为通过第一通道将用于访问第一存储器单元区域的第一命令发送至存储器装置。第二处理单元被构造为通过第二通道将用于访问第二存储器单元区域的第二命令发送至存储器装置。存储器装置被构造为使得第一通道的带宽和第二通道的带宽彼此不同。

    半导体存储装置、电子设备及设置半导体存储装置的方法

    公开(公告)号:CN112631506A

    公开(公告)日:2021-04-09

    申请号:CN202010759067.9

    申请日:2020-07-31

    Inventor: 吴起硕

    Abstract: 提供一种半导体存储装置、电子设备及设置半导体存储装置的方法。所述电子设备包括:半导体存储装置,被配置为存储工艺信息并将所述工艺信息输出到外部;以及主机,被配置为:从所述半导体存储装置读取所述工艺信息,并根据所述工艺信息选择多种操作模式中的一种操作模式以将其设置为所述半导体存储装置的操作模式。所述多种操作模式可以限定所述半导体存储装置的功耗或所述半导体存储装置的响应特性中的一者或更多者。

    信号发送和接收设备、存储器件及操作它们的方法

    公开(公告)号:CN111352881B

    公开(公告)日:2024-12-24

    申请号:CN201911130434.2

    申请日:2019-11-18

    Abstract: 提供了一种信号发送和接收设备、存储器件及操作它们的方法。所述信号发送和接收设备包括:第一片上端接电路,所述第一片上端接电路连接到通过其发送或接收第一信号的第一引脚,当所述第一片上端接电路被启用时,所述第一片上端接电路被配置为将第一端接电阻提供给与所述第一引脚连接的信号线;第二片上端接电路,所述第二片上端接电路连接到通过其发送或接收第二信号的第二引脚,当所述第二片上端接电路被启用时,所述第二片上端接电路被配置为将第二端接电阻提供给与所述第二引脚连接的信号线;以及片上端接控制电路,所述片上端接控制电路被配置为:独立地控制所述第一片上端接电路和所述第二片上端接电路中的每一个的启用时间和停用时间。

    半导体存储器装置及具有该装置的存储器系统和电子装置

    公开(公告)号:CN109994138B

    公开(公告)日:2024-05-07

    申请号:CN201810730845.4

    申请日:2018-07-05

    Inventor: 崔娟圭 吴起硕

    Abstract: 本申请提供了一种半导体存储装置、存储器系统和电子装置。所述半导体存储装置被配置为:响应于模式设置命令而输入模式设置代码并设置在线数据;利用写命令处理数据位数信息以产生第一数据信号;利用读命令处理数据位数信息以产生第二数据信号;基于使用行地址和激活命令产生的字线选择信号和使用列地址和写命令或读命令产生的列选择信号来存取所选存储器单元;响应于第一数据信号,处理第一数量的数据位并将第一数量的数据位发送到所选的存储器单元,并且响应于第二数据信号,处理从所选的存储器单元接收的数据并输出第二数量的数据位。

    半导体存储器件及其位线读出放大器操作方法

    公开(公告)号:CN106409324B

    公开(公告)日:2021-07-27

    申请号:CN201610621144.8

    申请日:2016-08-01

    Abstract: 一种半导体存储器件包括多个存储单元、多条字线和多条位线,其中每个存储单元耦合到各自的字线和位线。半导体存储器件包括多个读出放大器,其中每个读出放大器耦合到两条位线。半导体存储器件被配置为接收第一正供电电压、第二正供电电压和负供电电压,并且在放大存储单元中的数据的操作中基于负供电电压来确定放大电压的低电平。

Patent Agency Ranking