公开(公告)号：CN101329896B

公开(公告)日：2012-07-04

申请号：CN200810144604.8

申请日：2008-02-05

Applicant: 三星电子株式会社

Inventor： 千权数 ,  罗炳旭

IPC: G11C8/10 ,  G11C8/18

CPC classification number: G11C8/06 ,  G11C5/147 ,  G11C7/20 ,  G11C8/10 ,  G11C11/40 ,  G11C11/40611 ,  G11C11/4072

Abstract: 一种半导体存储设备，包括行路径电路、重置信号产生电路和列路径电路。响应于上电信号初始化行路径电路。重置信号产生电路延迟上电信号从而产生列重置信号。响应列重置信号初始化列路径电路。该半导体存储设备可以通过在不同的时间点初始化行路径电路和列路径电路来减小浪涌电流的峰值。因此，该半导体存储设备可以具有相对短的内部电源电压设置时间。

公开(公告)号：CN101329896A

公开(公告)日：2008-12-24

申请号：CN200810144604.8

申请日：2008-02-05

Applicant: 三星电子株式会社

Inventor： 千权数 ,  罗炳旭

IPC: G11C8/10 ,  G11C8/18

CPC classification number: G11C8/06 ,  G11C5/147 ,  G11C7/20 ,  G11C8/10 ,  G11C11/40 ,  G11C11/40611 ,  G11C11/4072

Abstract: 一种半导体存储设备，包括行路径电路、重置信号产生电路和列路径电路。响应于上电信号初始化行路径电路。重置信号产生电路延迟上电信号从而产生列重置信号。响应列重置信号初始化列路径电路。该半导体存储设备可以通过在不同的时间点初始化行路径电路和列路径电路来减小浪涌电流的峰值。因此，该半导体存储设备可以具有相对短的内部电源电压设置时间。

公开(公告)号：CN101256841A

公开(公告)日：2008-09-03

申请号：CN200810092058.8

申请日：2008-01-09

Applicant: 三星电子株式会社

Inventor： 赵耸焕 ,  千权数 ,  张贤淳 ,  徐升焕

IPC: G11C29/14

CPC classification number: G11C29/40 ,  G11C5/04 ,  G11C29/1201 ,  G11C29/26 ,  G11C29/48 ,  G11C2029/2602

Abstract: 一种包含在存储芯片中的并行位测试(PBT)装置，该存储芯片被堆叠在多芯片封装(MCP)中并共享一数据信号线集，该装置可以包括：比较单元用于输出数据信号，该数据信号分别是在提供给指定存储芯片的测试数据信号和从那里输出的相关数据信号之间比较的表征；以及编码单元用于使用共享数据信号线集的第一子集来输出表征数据信号，该第一子集分别与其他存储芯片相关的编码单元所使用的其他子集不重叠，根据第一测试模式寄存器组(MRS)信号，编码单元从包含在第一子集中的共享数据信号线中选择一个或多个数据信号线。