非易失性存储器及其操作方法以及计算装置

    公开(公告)号:CN103854699B

    公开(公告)日:2019-02-22

    申请号:CN201310606617.3

    申请日:2013-11-25

    Abstract: 公开了一种非易失性存储器及其操作方法以及计算装置。所述非易失性存储器包括多个存储体、逻辑控制器和多个读写(RW)电路。每一个存储体包括多个存储器单元。逻辑控制器包括分别对应于所述多个存储体的多个存储单元,且被构造为基于存储在各个存储单元中的模式信息来将写使能信号和读使能信号输出给各个存储体。RW电路分别与存储体连接,且被构造为响应于各个存储体的写使能信号和读使能信号来独立地启用或禁用个存储体的写操作和读操作。在模式信息被存储在各个存储单元之后的初始状态中,无论在相应的存储单元中存储的模式信息如何,逻辑控制器都激活各个存储体的写使能信号和读使能信号。

    非易失性存储器及其操作方法以及计算装置

    公开(公告)号:CN103854699A

    公开(公告)日:2014-06-11

    申请号:CN201310606617.3

    申请日:2013-11-25

    Abstract: 公开了一种非易失性存储器及其操作方法以及计算装置。所述非易失性存储器包括多个存储体、逻辑控制器和多个读写(RW)电路。每一个存储体包括多个存储器单元。逻辑控制器包括分别对应于所述多个存储体的多个存储单元,且被构造为基于存储在各个存储单元中的模式信息来将写使能信号和读使能信号输出给各个存储体。RW电路分别与存储体连接,且被构造为响应于各个存储体的写使能信号和读使能信号来独立地启用或禁用个存储体的写操作和读操作。在模式信息被存储在各个存储单元之后的初始状态中,无论在相应的存储单元中存储的模式信息如何,逻辑控制器都激活各个存储体的写使能信号和读使能信号。

Patent Agency Ranking