-
公开(公告)号：CN119495585A
公开(公告)日：2025-02-21
申请号：CN202311048740.8
申请日：2023-08-18
Applicant: 苏州能讯高能半导体有限公司
IPC: H01L21/66 , H01L23/544 , H01L21/02
Abstract: 本发明公开了一种外延结构及其制备方法、外延结构的外延层厚度监控方法。外延结构的制备方法，外延结构的制备方法包括：形成外延层基底，所述外延层基底包括衬底和界面反射层；在所述外延层基底上形成外延层；其中，所述外延层与所述界面反射层的折射率不同，所述衬底与所述外延层的材料相同；在所述外延层基底上形成外延层时还包括：利用光学方法实时监控所述外延层的厚度。本发明能够降低外延结构制作过程中外延层厚度的监控难度。
-
公开(公告)号：CN119230488A
公开(公告)日：2024-12-31
申请号：CN202310798211.3
申请日：2023-06-30
Applicant: 苏州能讯高能半导体有限公司
Abstract: 本发明公开了一种电子器件及其制备方法，该电子器件包括基板，所述基板包括沿第一方向延伸的第一边缘以及沿第二方向延伸的第二边缘，所述第一方向和所述第二方向相交且均与所述基板所在平面平行；所述第一边缘的长度为L1，所述第二边缘的长度为L2；其中，L1≥3*L2；所述电子器件还包括位于所述基板表面的凹槽结构，所述凹槽结构包括至少一个凹槽，沿所述基板的厚度方向，所述凹槽贯穿至少部分所述基板；所述凹槽结构的延伸方向与所述第一方向相交。采用上述技术方案，通过在基板表面设置凹槽结构，能够保证电子器件在凹槽结构位置释放应力，避免基板发生断裂，进而能够保证电子器件的稳定性以及可靠性。
-
公开(公告)号：CN119230379A
公开(公告)日：2024-12-31
申请号：CN202310786043.6
申请日：2023-06-29
Applicant: 苏州能讯高能半导体有限公司
IPC: H01L21/02 , H01L21/683
Abstract: 本发明公开了一种外延结构及其制备方法。所述外延结构的制备方法包括：于衬底的一侧形成腐蚀层，其中，所述腐蚀层包括与所述衬底相对的第一面和与所述第一面相邻的第二面，所述腐蚀层的第二面为非极性面；于所述腐蚀层远离所述衬底的一侧形成外延层；利用化学溶液腐蚀所述腐蚀层的第二面。本发明能够在不损伤外延层的基础上剥离外延结构的衬底。
-
公开(公告)号：CN118748909A
公开(公告)日：2024-10-08
申请号：CN202310602010.1
申请日：2023-05-25
Applicant: 苏州能讯高能半导体有限公司
IPC: H10N97/00
Abstract: 本发明公开了一种电容结构及其制备方法。该电容结构包括第一电容极板、第二电容极板以及设置于第一电容极板与第二电容极板之间的介质结构；第一电容极板和第二电容极板存在交叠，介质结构分别与第一电容极板和第二电容极板存在交叠；介质结构包括第一介质结构和第二介质结构，第一介质结构位于第二介质结构靠近电容结构的边缘一侧，且第一介质结构的介电常数小于第二介质结构的介电常数。采用上述技术方案，通过设置至少两种介质结构，且靠近电容结构边缘一侧第一介质结构的介电常数小于第二介质结构的介电常数，能够减弱电容结构在边缘处的电场密度，提高电容结构在边缘处的击穿电压，进而提高电子器件的稳定性和可靠性。
-
公开(公告)号：CN118352384A
公开(公告)日：2024-07-16
申请号：CN202310064260.4
申请日：2023-01-13
Applicant: 苏州能讯高能半导体有限公司
Inventor： 李元
IPC: H01L29/423 , H01L29/778 , H01L21/335
Abstract: 本发明公开了一种半导体器件及其制备方法。半导体器件包括半导体层；至少一层第一钝化层，位于半导体层上；栅极，栅极包括层叠设置的接触金属层、连接柱和栅极主体；其中，连接柱位于接触金属层和栅极主体之间；接触金属层包括肖特基接触部和边缘部；肖特基接触部与半导体层形成肖特基接触；边缘部位于至少一层第一钝化层上；至少一层第二钝化层，位于接触金属层和栅极主体之间；第二钝化层设置有第一开口，连接柱填充于第一开口内，连接接触金属层和栅极主体。本发明实施例以较低的工艺成本和难度，改善了栅极周围半导体材料的热机械应力，以及改善了栅极和半导体材料的寄生电容，提升了半导体器件的性能。
-
Patent Agency Ranking
公开(公告)号：CN118281062A
公开(公告)日：2024-07-02
申请号：CN202211740915.7
申请日：2022-12-30
Applicant: 苏州能讯高能半导体有限公司
IPC: H01L29/778 , H01L29/40 , H01L23/48
Abstract: 本发明实施例公开了一种半导体器件，该半导体器件包括有源区以及围绕有源区的无源区；衬底；外延结构；栅极，位于外延结构远离衬底的一侧，栅极沿第一方向延伸，栅极包括相互连接的第一栅极分部和第二栅极分部，第一栅极分部与外延结构形成肖特基接触，第二栅极分部位于无源区；至少一个栅极连接结构，包括相互连接的第一栅极连接分部和第二栅极连接分部，第二栅极连接分部位于无源区；沿半导体器件的厚度方向，第一栅极分部与第一栅极连接分部不交叠，至少部分第二栅极分部与第二栅极连接分部电连接。该半导体器件通过设置至少一个栅极连接结构，能够降低栅极电阻的影响并且能够提高增益，减少漏电。
-
公开(公告)号：CN118173585A
公开(公告)日：2024-06-11
申请号：CN202211577603.9
申请日：2022-12-09
Applicant: 苏州能讯高能半导体有限公司
IPC: H01L29/423 , H01L29/41 , H01L29/06 , H01L21/335 , H01L29/772
Abstract: 本发明实施例提供了一种半导体器件及其制备方法，通过设置至少位于无源区内的第一端部和/或第二端部在第二方向上的延伸宽度大于中间部在第二方向上的延伸宽度，且分别与中间部的分界线位置位于无源区远离源极，可以消除栅‑源电极间在有源区边界处电场过高的问题。通过设置第一端部和/或第二端部与中间部的分界线，分别与相邻有源区边界的距离，消除栅‑源电极间在有源区边界处电场过高的问题同时降低导通电阻；还通过设置第一端部和/或第二端部与中间部的分界线与相邻源极场板边界的距离，来改善无源区靠近有源区栅极附件的电场分布，从而提高芯片的可靠性，保证半导体器件性能稳定。
-
公开(公告)号：CN118173584A
公开(公告)日：2024-06-11
申请号：CN202211577602.4
申请日：2022-12-09
Applicant: 苏州能讯高能半导体有限公司
IPC: H01L29/40 , H01L29/06 , H01L21/335 , H01L29/772
Abstract: 本发明实施例提供了一种半导体器件及其制备方法，半导体器件包括场板主体部，和至少一个延伸至无源区的场板末端部，通过设置场板的至少位于无源区的第一场板末端部和/或第二场板末端部的延伸宽度大于场板主体部的延伸宽度有利于提高场板可靠性和稳定性，且通过设置有源区与第一场板末端部和/或场板末端部的第一边界线位置预留一定的距离，来调节有源区边界栅极附近电场分布的同时，降低栅‑源电极间的电容问题；设置场板末端部与场板主体部延伸宽度之差满足一定的关系来减少结构之间的应力，从而提高芯片的可靠性和稳定性。
-
公开(公告)号：CN109545767B
公开(公告)日：2024-05-17
申请号：CN201710858919.8
申请日：2017-09-21
Applicant: 苏州能讯高能半导体有限公司
IPC: H01L23/49
Abstract: 本发明提供一种封装器件结构和封装器件，该封装器件结构包括基板，围设于该基板上的墙体，墙体与基板形成一端开口的容置腔；间隔设置在墙体远离基板的一侧的两个第一电极层；与第一电极层相对的位置间隔设置的两个第二电极层；以及分别与两个第一电极层连接的第一引线以及分别与两个第二电极层连接的第二引线；其中，每个第一引线包括分别沿两个相交的不同方向延伸的第一引线段以及第二引线段，该第一引线段位于所述第一电极层上方并与该第一电极层接触；两个第一引线段的之间的中心间距小于或等于两个第二引线段之间的间距。本发明能够解决现有技术中引线间距过小的问题，并提高其适用性，满足不同的电路设计需求。
-
公开(公告)号：CN117810246A
公开(公告)日：2024-04-02
申请号：CN202211167240.1
申请日：2022-09-23
Applicant: 苏州能讯高能半导体有限公司
IPC: H01L29/06 , H01L29/20 , H01L21/3065
Abstract: 本发明公开了一种外延结构及其制备方法。所述外延结构包括依次层叠的衬底、第一外延层、插入层和第二外延层；所述插入层的材料与所述第一外延层和所述第二外延层中至少一个的材料不同；所述插入层靠近所述第二外延层的表面形成有多种凹槽。本发明能够解决外延结构热阻较大的问题。
-
-
-
-
-
-
-
-
-
Search Results
398
records
(took 0.054 seconds)
