内存结构
    1.
    发明公开

    公开(公告)号:CN111490047A

    公开(公告)日:2020-08-04

    申请号:CN201910110946.6

    申请日:2019-02-12

    Abstract: 本发明公开一种内存结构,其包括第一晶体管、第二晶体管与电容器。第一晶体管包括第一栅极与位于第一栅极的两侧的第一掺杂区与第二掺杂区。第一掺杂区与第二掺杂区在第一方向上排列。第二晶体管包括第二栅极与位于第二栅极的两侧的第三掺杂区与第四掺杂区。第二掺杂区与第三掺杂区位于第一栅极与第二栅极之间。第二掺杂区与第三掺杂区在第二方向上排列。第二方向与第一方向相交。电容器耦接至第二掺杂区与第三掺杂区。

    存储器结构
    2.
    发明公开

    公开(公告)号:CN111435659A

    公开(公告)日:2020-07-21

    申请号:CN201910096167.5

    申请日:2019-01-31

    Inventor: 车行远 李世平

    Abstract: 本发明公开一种存储器结构,其包括绝缘层覆硅基底、第一晶体管、第二晶体管、隔离结构以及电容器。绝缘层覆硅基底包括硅基体以及依序设置于硅基体上的介电层与硅层。第一晶体管与第二晶体管设置于硅层上。隔离结构设置于第一晶体管与第二晶体管之间的硅层中。电容器设置于第一晶体管与第二晶体管之间。电容器包括主体部分、第一延伸部分、第二延伸部分以及第三延伸部分。第一延伸部分自主体部分延伸至与第一晶体管的源极/漏极区。第二延伸部分自主体部分延伸至与第二晶体管的源极/漏极区。第三延伸部分自主体部分延伸穿过隔离结构至介电层中。

    存储器结构及其制造方法

    公开(公告)号:CN111261706A

    公开(公告)日:2020-06-09

    申请号:CN201811557539.1

    申请日:2018-12-19

    Abstract: 本发明公开一种存储器结构及其制造方法,其中该存储器结构包括至少二浮置栅极、二硬掩模条、一抹除栅极以及二选择栅极。至少二浮置栅极配置于基底上。二硬掩模条分别配置于浮置栅极上方,并裸露出部分浮置栅极。浮置栅极的裸露部分彼此面对。抹除栅极配置于浮置栅极之间的基底上。二选择栅极配置于浮置栅极外侧的基底上。

    可执行人工智能运算的存储器芯片及其操作方法

    公开(公告)号:CN111047026A

    公开(公告)日:2020-04-21

    申请号:CN201910216548.2

    申请日:2019-03-21

    Inventor: 黄崇仁 葛永年

    Abstract: 本发明提出一种可执行人工智能运算的存储器芯片及其操作方法。存储器芯片包括存储器阵列、存储器控制器以及人工智能引擎。存储器阵列包括多个存储器区域。所述多个存储器区域用以储存数字化输入数据以及权重数据。存储器控制器经由专属于人工智能引擎的总线来耦接至存储器阵列。人工智能引擎经由存储器控制器以及总线来存取存储器阵列,以取得数字化输入数据以及权重数据。人工智能引擎依据数字化输入数据以及权重数据来执行神经网络运算。

    非挥发性存储器结构及其制造方法

    公开(公告)号:CN111009529A

    公开(公告)日:2020-04-14

    申请号:CN201811220344.8

    申请日:2018-10-19

    Abstract: 本发明公开一种非挥发性存储器结构及其制造方法,其中该非挥发性存储器结构的制造方法包括:在基底内形成瓶状沟槽,其中所述瓶状沟槽具有邻接所述基底表面的颈部与连接所述颈部的瓶身部,所述颈部的宽度小于所述瓶身部的宽度;进行第一离子注入制作工艺,以于所述瓶身部的底部的所述基底内形成源极区;在所述瓶状沟槽的内表面形成电荷存储层;在所述瓶状沟槽内形成瓶状栅极;以及进行第二离子注入制作工艺,以于所述颈部旁的所述基底内形成漏极区。

    影像传感器及其制造方法

    公开(公告)号:CN110875339A

    公开(公告)日:2020-03-10

    申请号:CN201811066356.X

    申请日:2018-09-13

    Abstract: 本发明公开一种影像传感器及其制造方法,该影像传感器包括基底、感光元件、存储节点、埋入式栅极结构与第一遮光层。感光元件设置在基底中。存储节点设置在基底中。存储节点与感光元件彼此分离。埋入式栅极结构包括埋入式栅极与第一介电层。埋入式栅极设置在基底中,且至少覆盖部分存储节点。第一介电层设置在埋入式栅极与基底之间。第一遮光层设置在埋入式栅极上,且位于存储节点上方。第一遮光层电连接至埋入式栅极。

    半导体存储装置
    9.
    发明授权

    公开(公告)号:CN106158008B

    公开(公告)日:2019-06-28

    申请号:CN201510469273.5

    申请日:2015-08-04

    Inventor: 木原雄治

    Abstract: 一种半导体存储装置。该半导体存储装置是具有多个存储单元的多值DRAM,多个存储单元各自具备连接至字线的选择晶体管、及经由选择晶体管连接至位线且存储多值的第1蓄电电容器。半导体存储装置具备对应多个位线而设置的包含第2蓄电电容器的多个采样保持电路;对应多个位线而设置在各采样保持电路的后段的经由各采样保持电路从各存储单元将数据读出并转换成数字值的多个单斜率型AD转换器;以及为了刷新各存储单元将对应数字值的电压施加于各存储单元,且将对应写入数据的数字值的电压施加在各存储单元的存储器控制器。

    光掩模及光掩模承载平台的维护方法

    公开(公告)号:CN109696798A

    公开(公告)日:2019-04-30

    申请号:CN201711069037.X

    申请日:2017-11-03

    Inventor: 王宏祺 杨盛华

    Abstract: 本发明公开一种光掩模及光掩模承载平台的维护方法,该光掩模可置放于曝光装置中的光掩模承载平台上,此光掩模包括一基板以及一反射结构。基板包括一主表面与至少一侧壁,且主表面与侧壁相接,其中主表面包括一图案区以及一周边区,周边区设置于图案区的一外侧。反射结构至少设置于侧壁表面或设置于主表面的周边区。

Patent Agency Ranking