-
公开(公告)号：CN116701921B
公开(公告)日：2023-10-20
申请号：CN202310989333.0
申请日：2023-08-08
Applicant: 电子科技大学
IPC: G06F18/2131 , G06F123/02
Abstract: 本发明公开了一种多通道时序信号自适应抑噪电路，属于时序信号处理技术领域。本发明的多通道时序信号时频特征提取电路是一种基于可扩展架构的可重构电路，在较低额外硬件开销的基础上支持动态采样率、单/双通道处理和128点与256点FFT两种快速傅里叶变换模式，并融合了近似运算等低功耗电路设计技术，从而支持外部控制器在不同工作阶段使用不同工作模式，以节省功耗；基于本发明的特征提取电路的多通道时序信号时频特征提取电路，实现了自适应频域波束成形和时频域特征提取的电路级融合，其利用信号短时平稳性在时频域中进行短时频域波束成形，相比频域波束成形运算量更少且可以复用特征提取电路，降低了硬件资源开销和功耗。
-
公开(公告)号：CN116702852A
公开(公告)日：2023-09-05
申请号：CN202310961883.1
申请日：2023-08-02
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于多阶段事件驱动的动态重构神经网络加速电路及系统，属于信号处理技术领域。本发明的基于多阶段事件驱动的动态重构神经网络加速电路包括动态可重构计算电路和外围的数据流控制电路，动态可重构计算电路在数据流控制电路的控制下完成神经网络模型的层级重构计算，获取神经网络模型各层的计算输出结果。该加速电路基于可扩展宏指令集实现了对不同神经网络算法在硬件上的动态重构，并结合低功耗电路优化技术实现电路的低功耗处理。基于该动态重构神经网络加速电路本发明还公开了一种基于多阶段事件驱动神经网络加速系统，其结合信号预处理和多阶段神经网络推理实现细粒度的事件驱动，切换灵敏度高且无需大量额外硬件开销。
-
公开(公告)号：CN114281301B
公开(公告)日：2023-06-23
申请号：CN202111326187.0
申请日：2021-11-10
Applicant: 电子科技大学
IPC: G06F7/544
Abstract: 本发明属于智能处理器技术领域，具体提供一种支持内部数据乒乓的高密度存内计算乘加单元电路，用以解决现有技术存在的运算速度慢、运算效率低的问题。本发明在现有存内计算乘加单元中，将SRAM阵列成倍加大并分块划分形成逻辑上交叠的多个SRAM子阵列，用以作为实现数据乒乓操作的电路支持，通过内部数据乒乓操作减少甚至消除了切换的等待时间，大大提高计算效率；并且，成倍加大的SRAM阵列能够填补于实际集成电路中硅片上的空白区域，并不会增大电路面积，反而提高电路的硅片面积利用率。因此，本发明具有提升CIM架构芯片面效比及能效比的优点，乒乓结构提供了更加灵活的数据配置方案，且不限于使用全数字累加树、模拟域运算读出等方式。
-
公开(公告)号：CN113032013B
公开(公告)日：2023-03-28
申请号：CN202110518021.2
申请日：2021-05-12
Applicant: 成都商汤科技有限公司 , 电子科技大学
Abstract: 本申请提出一种数据传输方法、芯片、设备和存储介质。其中，上述芯片可以包括指令处理器，以及与上述指令处理器连接的指令存储器。上述方法可以包括，通过上述指令存储器获取指令，以及存储于外部存储器的执行数据。其中，上述执行数据包括执行上述指令所需的数据。将上述指令以及上述执行数据输入上述指令处理器。通过上述指令处理器将上述指令以及上述执行数据传输至上述芯片包括的寄存器阵列中，以使各计算内核根据上述执行数据执行上述指令。
-
公开(公告)号：CN115312095B
公开(公告)日：2023-01-03
申请号：CN202211233925.1
申请日：2022-10-10
Applicant: 电子科技大学
IPC: G11C11/413 , G06F7/544
Abstract: 本发明的目的在于提供一种支持内部数据更新的存内计算流水乘加电路，属于存内计算技术领域。该电路在每列SRAM的同一条位线上除了设置有用于计算的乒乓结构的SRAM单元组之外，还设置若干个只支持存储的普通SRAM单元，作为权重缓冲单元；此外，电路中的乘法部分采用流水线工作方式，减小了后续加法树等组合逻辑的规模，让电路能以更低的电压或者更高的频率工作。两种方式的设计，使得电路减少了更新的能量消耗，且提升了最大算力。
-
Patent Agency Ranking
公开(公告)号：CN114781633B
公开(公告)日：2022-10-14
申请号：CN202210683569.7
申请日：2022-06-17
Applicant: 电子科技大学
Abstract: 本发明公开了一种融合人工神经网络与脉冲神经网络的处理器，属于人工智能硬件领域。本发明包括共享存储单元、主控制器、ANN学习控制电路、SNN推理控制电路以及共享计算单元；将ANN学习控制电路输出的权值作为SNN推理控制电路的权值来实现两个神经网络的融合，使该处理器具备高准确率场景下和低功耗环境下两种工作模式。使用时，根据实际场景需求，通过主控制器控制ANN学习控制电路或SNN推理控制电路进行推理，解决了现有的基于神经网络进行信号分类处理无法适用于复杂多变的处理场景的问题，同时提升了低功耗环境下输入监测的准确率。
-
公开(公告)号：CN115097518A
公开(公告)日：2022-09-23
申请号：CN202210739445.6
申请日：2022-06-28
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于模糊聚类U型神经网络的微震到时拾取方法，包括以下步骤：步骤1、对微震数据进行预处理：对原始微震数据进行切片，归一化得到微震序列；步骤2、数据扩增；步骤3、提取扩增后数据的特征峰度K、能量P和标准差Δ；步骤4、利用K、P、Δ三个特征通过FCM聚类算法自动制作微震信号的到时标签；步骤5、将扩增后的数据输入FC‑Net进行有监督训练；步骤6、训练好的FC‑Net网络模型对样本进行初至拾取。本发明利用FCM聚类方法制作到时标签，实现了标签制作自动化，能有效减少人为干扰因素，并且能够更好拟合信号波形，提升了标签标注的客观性和准确性，提高了微震信号拾取到时的识别率和精准率。
-
公开(公告)号：CN114781633A
公开(公告)日：2022-07-22
申请号：CN202210683569.7
申请日：2022-06-17
Applicant: 电子科技大学
Abstract: 本发明公开了一种融合人工神经网络与脉冲神经网络的处理器，属于人工智能硬件领域。本发明包括共享存储单元、主控制器、ANN学习控制电路、SNN推理控制电路以及共享计算单元；将ANN学习控制电路输出的权值作为SNN推理控制电路的权值来实现两个神经网络的融合，使该处理器具备高准确率场景下和低功耗环境下两种工作模式。使用时，根据实际场景需求，通过主控制器控制ANN学习控制电路或SNN推理控制电路进行推理，解决了现有的基于神经网络进行信号分类处理无法适用于复杂多变的处理场景的问题，同时提升了低功耗环境下输入监测的准确率。
-
公开(公告)号：CN114694184A
公开(公告)日：2022-07-01
申请号：CN202210584306.0
申请日：2022-05-27
Applicant: 电子科技大学
Abstract: 本发明公开了一种基于多模板特征更新的行人重识别方法及系统，属于计算机视觉技术领域。本发明方法包括：提取目标行人的行人特征、提取目标行人的面部图像的人脸关键点，以及检测各视频帧的行人，对行人进行行人特征提取；再基于余弦距离确定初步查找对象，当其与模板特征组间的余弦距离满足条件一时，则匹配成功，否则，检测其是否满足条件二，若是则启动人脸识别处理，基于人脸识别确定行人匹配结果，否则匹配失败；当连续多帧均匹配成功时，基于匹配得到的目标行人特征对模板特征组进行更新。本发明还公开了对应本发明方法的行人重识别系统。本发明解决了行人识别的遮挡问题，且降低了运算开销，有效提升了行人识别稳定性。
-
公开(公告)号：CN114612309A
公开(公告)日：2022-06-10
申请号：CN202210512559.7
申请日：2022-05-12
Applicant: 电子科技大学
Abstract: 一种全片上动态可重构超分辨率装置，属于图像处理技术领域。所述全片上动态可重构超分辨率装置包括预处理电路、算术运算电路、插值电路和后处理电路；预处理电路包括权重缓冲器、输入缓冲器和输入图像色彩空间转换电路，算术运算电路包括数据重分配电路、卷积计算块、共享加法树电路和层间缓冲器，插值电路包括最近邻插值电路和临时缓冲器，后处理电路包括输出整形电路和输出图像色彩空间转换电路。本发明采用卷积压缩、卷积分解和PE重映射的映射策略以及多个动态可重构PE计算单元组成的卷积计算块，极大的降低了反卷积运算的计算量，提高了反卷积运算的运算效率，有效消除了无效计算，避免了计算负载不均衡的问题。
-
-
-
-
-
-
-
-
-
Search Results
149
records
(took 0.033 seconds)
