一种面向分支指令预测的偏差矫正器及方法

    公开(公告)号:CN112988233B

    公开(公告)日:2024-03-26

    申请号:CN202110165317.0

    申请日:2021-02-06

    Applicant: 江南大学

    Abstract: 本发明公开了一种面向分支指令预测的偏差矫正器及方法,属于超标量乱序发射处理器技术领域。所述偏差矫正器包括地址折叠逻辑,所述地址折叠逻辑对分支指令跳转历史序列以及分支预测结果所构成的序列折叠形成置信状态表的索引,所述偏差矫正器中设有置信状态表、预测结果置信度计算模块以及置信阈值动态调整器,所述置信状态表设有多个,不同表则由不同长度的分支指令跳转历史序列以及分支预测结果折叠获得序列进行索引,表中的每个表项设有状态机判别预测结果的置信状态,且设有表项重分配逻辑以及表项更新逻辑。本发明公开的面向分支指令预测的偏差矫正器及方法可以提高分支预测器的准确率,提升处理器的运算性能。

    基于TileLink总线的芯片互联架构及互联方法

    公开(公告)号:CN113704151B

    公开(公告)日:2024-03-01

    申请号:CN202110952954.2

    申请日:2021-08-19

    Applicant: 江南大学

    Abstract: 本发明公开了基于TileLink总线的芯片互联架构及互联方法,属于芯片互联技术领域。本发明针对基于TileLink总线的芯片间数据的交互,设计了TileLink消息的组帧转发架构,将TileLink总线消息以帧的形式跨芯片串行传输,使得以TileLink总线作为片上总线的芯片间可以进行数据交互。本发明包括发送端和接收端,发送端负责预处理TileLink消息,对A通道组帧和发送,接收响应消息;接收端负责接收请求消息,对D通道响应消息组帧和发送。本发明芯片间TileLink数据采用SerDes进行串行传输,使用较少的芯片引脚;时钟内嵌在数据中,不需要传输随路时钟,避免了数据和时钟的传播延时不同。

    一种面向存内运算的全展开非正交布线的存算阵列设计方法

    公开(公告)号:CN112989268B

    公开(公告)日:2024-01-30

    申请号:CN202110176004.5

    申请日:2021-02-06

    Applicant: 江南大学

    Abstract: 本发明公开了一种面向存内运算的全展开非正交布线的存算阵列设计方法,属于存算一体化以及类脑计算领域。所述面向存内运算的全展开非正交布线的存算阵列设计方法包括存算阵列,所述阵列内设置有存算单元,所述存算阵列通过Data_In端口输入数据作为一运算量,该运算量为由矩阵D转换而来的向量D’,同时以在所述存算单元中预先编程的数据作为另一运算量矩阵W。在Data_In输入的数据和Bias_voltage口添加的偏置电压共同作用下使向量D’与矩阵W完成矩阵乘法运算进而完成对矩阵D的二维卷积。本发明利用二维卷积的特点,重新设计了针对全展开二维卷积的阵列设计和存算单元间连接关系,大幅降低整体存算阵列的冗余度与稀疏度,(56)对比文件HAN Runze等.A novel convolutioncomputing paradigm based on NOR flasharray with high computing speed andenergy efficiency.IEEE Transactions onCircuits and Systems.2019,全文.陈桂林等.硬件加速神经网络综述.计算机研究与发展.2019,第56卷(第2期),全文.

    一种碳基集成电路的静电防护方法

    公开(公告)号:CN117276271A

    公开(公告)日:2023-12-22

    申请号:CN202311222013.9

    申请日:2023-09-21

    Applicant: 江南大学

    Abstract: 一种碳基集成电路的静电防护方法,属碳基集成电路的静电放电与浪涌即电过应力瞬态脉冲防护领域。本发明通过利用一个栅接低电位P型碳纳米管晶体管和一个栅接高电位P型碳纳米管晶体管级联构成触发电路,将防护电路的触发电压降低;通过设计金属‑半导体接触,形成背靠背肖特基二极管,提高开启速度,避免了防护电路未及时开启导致被保护电路损坏;同时,设计栅接低电位P型碳纳米管晶体管、栅接高电位P型碳纳米管晶体管、碳纳米管等多条电流泄放路径,增强电路的鲁棒性;在由栅接低电位P型碳纳米管晶体管和栅接高电位P型碳纳米管晶体管串联构成触发电路的触发路径开启后,改变栅上的电压,辅助开启主电流泄放路径碳纳米管路径。

    一种面向存算阵列的高速高压字线驱动电路

    公开(公告)号:CN112967741B

    公开(公告)日:2023-09-08

    申请号:CN202110165284.X

    申请日:2021-02-06

    Applicant: 江南大学

    Abstract: 本发明公开了一种面向存算阵列的高速高压字线驱动电路,属于集成电路技术领域。所述高速高压字线驱动电路包括字线选通电路和高压控制电路,所述字线选通电路的电源连接高压控制电路的输出,所述字线选通电路的输出端输出转换后的信号;通过改变所述高压控制电路的输入信号,使其输出第一正高压、VDD、GND和第一负高压,高压控制电路的输出与电平控制电路的电压输入相连,并命名为VREA、VERA和VCTR,所述字线选通电路可以输出第一正高压或GND。本发明公开面向存算阵列的高速高压字线驱动电路具有良好对称性,在版图设计阶段可实现良好的匹配与n阱和p阱的复用,减少版图面积,适用于大规模存算阵列。

    一种面向存算阵列的高压选择电路

    公开(公告)号:CN112968692B

    公开(公告)日:2023-08-25

    申请号:CN202110176014.9

    申请日:2021-02-06

    Applicant: 江南大学

    Abstract: 本发明公开了一种面向存算阵列的高压选择电路,属于集成电路技术领域。所述面向存算阵列的高压选择电路包括高压选通电路以及电平转换电路,所述电平转换电路包括第一正高压转换电路、第一负高压转换电路以及GND转换电路,所述第一正高压转换电路连接所述高压选通电路,所述GND转换电路连接所述高压选通电路,所述第一负高压转换电路连接所述高压选通电路,所述电平转换电路为高压选通电路提供高压控制信号,所述高压选通电路将具有一定驱动能力的电压输出。本发明公开的高压选择电路实现了电压切换流程可控,避免了由于时序问题造成短时间内存在高压对地的通路,降低了动态功耗,提高电路可靠性,对多数存算阵列具有普适性。

    一种气压辅助压电振动直写喷笔装置及应用

    公开(公告)号:CN116353212A

    公开(公告)日:2023-06-30

    申请号:CN202310332858.7

    申请日:2023-03-30

    Applicant: 江南大学

    Abstract: 本发明涉及一种气压辅助压电振动直写喷笔装置及应用,属于印刷电子技术领域。所述装置包括筒身、压电喷头模块、气压接头、软管、三通电磁阀、调压阀、空压机、进料口、功率放大器和信号发生器,所述筒身底部连接压电喷头模块,所述压电喷头模块连接所述功率放大器和所述信号发生器;所述筒身上设有所述进料口;所述筒身顶部连接所述气压接头,所述气压接头由所述软管连接所述三通电磁阀的一端,所述三通电磁阀的另外两端分别连接所述调压阀和连通大气环境,所述调压阀连接所述空压机。通过气压辅助压电振动的设置,使得聚拢喷射的同时,在压力的提高下能够具有更大的射程,从而增加了与样品表面的可用工作距离,也能够应用于高粘度液体的喷射,适用范围更广。

    一种快速开启均匀导通双向静电浪涌保护IC

    公开(公告)号:CN112599522B

    公开(公告)日:2023-06-27

    申请号:CN202011472694.0

    申请日:2020-12-15

    Applicant: 江南大学

    Abstract: 一种快速开启均匀导通双向静电浪涌保护IC,属于电路的静电放电与浪涌防护领域。通过引用由N型埋层和P阱构成的反向偏置单元,实现对工作电压高于18V应用电路进行双向静电浪涌防护;通过调节P阱宽度,调节本发明所述双向静电浪涌保护IC的电压箝位能力;通过引入开态NMOS,增强P阱表面的电流导通均匀性,提高本发明所述双向静电浪涌保护IC的开启速度。通过引入一GGNMOS与开态NMOS级联电学结构,既可增强本发明所述双向静电浪涌保护IC的表面电流泄流能力,又可增强本发明所述双向静电浪涌保护IC的ESD鲁棒性。在不增加芯片面积的前提下,本发明所述双向静电浪涌保护IC还具有双向ESD/TVS防护性能。

    一种CMOS辅助触发SCR结构的高压保护集成电路

    公开(公告)号:CN112563261B

    公开(公告)日:2023-06-27

    申请号:CN202011437392.X

    申请日:2020-12-11

    Applicant: 江南大学

    Abstract: 本发明提供一种CMOS辅助触发SCR结构的高压保护集成电路,属于集成电路的静电放电与浪涌防护领域。该高压保护集成电路包括嵌入式CMOS、SCR结构和金属线。本发明利用SCR的强ESD鲁棒性优点,通过在电路中嵌入MOS管结构,可实现快速响应和抗闩锁特性,并且,通过SCR与寄生三极管及MOS管并联导电,可达到较高的ESD电流泄放效率。此外,通过电路单元结构及版图设计优化,减少掩膜版数量,可在保证占用较小的芯片面积同时,兼顾较优的工艺兼容性及较低的制造成本。

    电流型图像传感器差分读出系统的温度系数校正方法

    公开(公告)号:CN115883996A

    公开(公告)日:2023-03-31

    申请号:CN202211507726.5

    申请日:2022-11-24

    Applicant: 江南大学

    Abstract: 本发明公开了电流型图像传感器差分读出系统的温度系数校正方法,属于集成电路技术领域。本发明的温度系数校正方法,应用于电流型图像传感器差分读出系统,包括:依次连接的钳位读出模块、I‑V转换电路模块和比较器模块;本发明对已经发生温度变化的读出电流值,利用芯片内部的一对参考像素读出列生成的电压作为比较器的参考电压,相比于传统的固定的参考电压,本发明可以准确弥补由于温度变化带来成像单元参数值的影响;本发明大大减小了设计难度,在不改变像素器件本身工艺参数以及像素器件本身尺寸的情况下,也不会影响图像传感器正常的读出功能,提高了读出效率且更快实现了温度校正。

Patent Agency Ranking