公开(公告)号：CN116997186A

公开(公告)日：2023-11-03

申请号：CN202210427343.0

申请日：2022-04-21

Applicant: 北京超弦存储器研究院 ,  中国科学院微电子研究所

Inventor： 罗庆 ,  徐彦楠

IPC: H10B53/30 ,  H10B53/00 ,  H10N97/00

Abstract: 本发明公开了一种提高铪基铁电存储器的击穿电场的方法及铪基铁电存储器，该方法包括：沉积生长第一电极板；在所述第一电极板上依次沉积生长第一铁电薄膜、非晶氧化层薄膜和第二铁电薄膜，以使所述非晶氧化层薄膜存在于两层铁电薄膜之间进而阻隔导电路径的形成；在所述第二铁电薄膜沉积生长第二电极板。

公开(公告)号：CN116234321A

公开(公告)日：2023-06-06

申请号：CN202111473234.4

申请日：2021-12-02

Applicant: 北京超弦存储器研究院 ,  中国科学院微电子研究所

Inventor： 罗庆 ,  徐彦楠 ,  毕津顺

IPC: H10B53/30 ,  H10B53/00 ,  G11C5/14 ,  G11C11/22

Abstract: 本发明提供了一种存储结构及其调控方法、存储器，该存储结构由第一金属电极、第一铁电层、反铁电层、第二铁电层和第二金属电极构成。由于这五个层次结构都为平面结构，更有利于3D结构的堆叠，即具有了尺寸可微缩性。且这种层次结构的排布使该存储结构中有四个矫顽电场的存在，在用于多值存储时，其具有更高的抗噪声能力，而且可以改善相邻值之间的交叠现象。以ZrO2材料的反铁电层作为存储层，使该存储结构具有更好的抗疲劳特性与击穿特性。并且该存储结构在单个电容中同时实现了无需外部偏置的非易失存储性能和2bit/cell的多值存储，有利于其高密度集成。

公开(公告)号：CN112216793B

公开(公告)日：2023-01-20

申请号：CN202010714397.6

申请日：2020-07-22

Applicant: 中国科学院微电子研究所

Inventor： 罗庆 ,  丁亚欣 ,  吕杭炳 ,  刘明

IPC: H10N70/00

Abstract: 本发明公开了一种选通管及其制备方法，选通管包括：衬底；设置于衬底上的交替层，所述交替层由底电极层与绝缘层交替形成；所述交替层上开设有U型凹槽，从所述U型凹槽的内壁至所述U型凹槽中心的方向依次设置有选通层和介质层，所述介质层围成的凹型空间内填充有顶电极层。本发明提供的选通管和制备方法，用以解决现有技术中选通管漏电流高的技术问题。提供了一种低漏电流的选通管。

公开(公告)号：CN114927525A

公开(公告)日：2022-08-19

申请号：CN202210380878.7

申请日：2022-04-12

Applicant: 中国科学院微电子研究所

Inventor： 罗庆 ,  王博平 ,  姜鹏飞 ,  袁鹏 ,  刘明

IPC: H01L27/11507 ,  H01L23/64

Abstract: 本发明涉及一种铁电存储器及其制备方法、应用。制备方法包括：在衬底上沉积TiN底电极，然后在CVD腔室中通入NH3对底电极进行处理；在所述底电极表面沉积氧化铪基铁电膜；在所述氧化铪基铁电膜表面沉积顶电极；利用干法刻蚀手段图形化所述顶电极；然后进行退火处理：退火时间为20‑40s，温度为400‑600℃；之后进行金属互连。本发明提高了集成于芯片中的铁电存储器的剩余极化强度。

公开(公告)号：CN114628236A

公开(公告)日：2022-06-14

申请号：CN202210192427.0

申请日：2022-02-28

Applicant: 中国科学院微电子研究所

Inventor： 罗庆 ,  王渊 ,  姜鹏飞 ,  刘明

IPC: H01L21/02 ,  H01L21/336 ,  H01L49/02 ,  C23C14/06 ,  C23C14/34

Abstract: 本发明公开了一种半导体器件的制备方法，应用于微电子技术领域，该方法包括:提供半导体基材；采用ZrO2靶材和Hf单质靶材，通过溅射工艺在半导体基材的上方沉积Hf单质掺杂的ZrO2基铁电薄膜层。通过本发明至少在一定程度上解决了现有技术中采用原子层沉积方法生长铁电层时，造成生长效率低，以及在铁电半导体器件引入C、H等杂质导致的铁电性能较差、漏电较大的技术问题。

公开(公告)号：CN114628234A

公开(公告)日：2022-06-14

申请号：CN202210189814.9

申请日：2022-02-28

Applicant: 中国科学院微电子研究所

Inventor： 罗庆 ,  王渊 ,  姜鹏飞 ,  刘明

IPC: H01L21/02 ,  H01L21/336 ,  H01L49/02 ,  C23C14/08 ,  C23C14/34 ,  C23C14/58

Abstract: 本发明公开了一种铁电半导体器件的制备方法，应用于微电子技术领域，该方法包括:提供半导体基材；采用预先制备的HfZrO4靶材，通过溅射工艺在半导体基材的上方形成HZO基铁电薄膜层。通过本发明至少在一定程度上解决了现有技术中铁电半导体器件的生产效率低、铁电性能较差、漏电大的技术问题。

公开(公告)号：CN114497368A

公开(公告)日：2022-05-13

申请号：CN202111625742.X

申请日：2021-12-28

Applicant: 北京超弦存储器研究院 ,  中国科学院微电子研究所

Inventor： 罗庆 ,  王博平

IPC: H01L49/02 ,  H01L27/11502

Abstract: 本发明涉及一种提高掺杂氧化铪薄膜铁电器件性能的方法。一种提高掺杂氧化铪薄膜铁电器件性能的方法，包括下列步骤：在半导体衬底上生长底电极；在所述底电极上生长掺杂氧化铪薄膜；在掺杂氧化铪薄膜表面先利用ALD法生长一层氮化钛；然后利用PVD法生长剩余氮化钛，形成上电极。本发明能够优化掺杂氧化铪薄膜的上表面，从而实现增大基于掺杂氧化铪薄膜铁电器件的剩余极化强度和电压耐受性。

公开(公告)号：CN114300009A

公开(公告)日：2022-04-08

申请号：CN202111624575.7

申请日：2021-12-28

Applicant: 北京超弦存储器研究院 ,  中国科学院微电子研究所

Inventor： 杨建国 ,  罗庆 ,  韩忠泽 ,  张栋林 ,  韩永康

IPC: G11C11/22

Abstract: 本发明公开一种自适应工作频率的铁电存储器写入方法、装置及电子设备，涉及微电子技术领域。所述方法包括：向所述铁电存储器的位线提供两个不同的写入电压；获取工作频率数据和目标写入速度；基于所述工作频率数据和所述目标写入速度，自适应动态调整所述铁电存储器写入时所述位线上的两个不同的所述写入电压所占的时间比例，完成数据的写入，可以实现降低功耗的同时也可以保证铁电存储器的读写性能，使得铁电存储器的应用场景得到进一步的拓展，不仅能满足节能型芯片的低功耗要求，同时也可以在需要快速写入时提高写入速度，提高了铁电存储器的使用寿命。

公开(公告)号：CN109036486B

公开(公告)日：2022-02-25

申请号：CN201810721290.7

申请日：2018-07-03

Applicant: 中国科学院微电子研究所

Inventor： 罗庆 ,  吕杭炳 ,  刘明

IPC: G11C13/00

公开(公告)号：CN109887532B

公开(公告)日：2021-07-06

申请号：CN201910083189.8

申请日：2019-01-28

Applicant: 中国科学院微电子研究所

Inventor： 吕杭炳 ,  罗庆 ,  许晓欣 ,  龚天成 ,  刘明

IPC: G11C7/10

Abstract: 本公开提供一种融合型存储器的写入和擦除方法。其中写入方法包括中，融合性存储器包括多个存储单元，各存储单元块体衬底；衬底上方的源极、漏极和源极漏极之间延伸的沟道区，以及沟道区上堆叠的铁电层和栅极；其中，所述写入方法包括：在所述至少一个的存储单元的栅极和块体之间施加第一电压，所述第一电压小于所述铁电层发生极化翻转的翻转电压；所述源极和漏极分别为接地或者为浮置状态。本公开中，可以控制正向的第一电压实现数据的写入，与现有的DRAM比较，在85℃有1000秒以上的保持时间，速度与DRAM相当，保持特性大幅优于现有技术的DRAM。