-
公开(公告)号：CN113641213B
公开(公告)日：2023-04-25
申请号：CN202110865503.5
申请日：2021-07-29
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明公开一种基于ELS帧的时间同步装置与方法，该方法包括：定时器模块，CPU模块，处理器内部存储模块，DMA模块及FC端口模块；定时器模块根据用户设置的最大计数周期性的触发DMA模块向FC端口模块搬移CSU帧帧；CPU模块根据用户发送的CSR帧进行CSU帧的组装；处理器内部存储模块存储CPU模块组装后的CSU帧；DMA模块将处理器内部存储模块中的CSU帧搬移到FC端口模块上；FC端口模块在发送方向使用本地实时RTC值替换CSU帧内部的时间信息；或在接收方向解析CSU帧的时间信息并更新本地RTC值。本发明利用DMA模块将处理器内部存储模块中的CSU帧搬移到FC端口模块的发送缓冲中，无需CPU模块进行调度，工作效率高。
-
公开(公告)号：CN113111615B
公开(公告)日：2023-04-25
申请号：CN202110344051.6
申请日：2021-03-31
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: G06F30/331 , G06F30/3312
Abstract: 本发明涉及芯片时钟检测技术领域，特别涉及一种SoC芯片时钟功能验证方法及系统，从SoC芯片外部管脚中选取用于引出芯片内部待测时钟的测试管脚；利用时钟仿真验证平台并根据芯片内时钟网络分布级数，对内部各时钟频率进行遍历，依次选择待测时钟，并通过测试管脚输出对待测时钟频率进行验证确认。本发明将内部待测时钟频率经过一定系数的分频之后引出至外部管脚，在仿真验证平台中，根据芯片内部时钟网络分布的级数，通过对不同层级的寄存器配置操作，可完成对全芯片所有时钟的时钟频率进行遍历和自动比较，不会遗漏每一个时钟，具有实现简单、自动化验证效率高等特点，适合于时钟网络复杂、时钟频点较多的SoC芯片或大规模ASIC芯片，具有较好应用前景。
-
公开(公告)号：CN113110943B
公开(公告)日：2023-04-25
申请号：CN202110344052.0
申请日：2021-03-31
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明属于交换芯片技术领域，特别涉及一种软件定义交换结构及基于该结构的数据交换方法，用于适配信息系统中不同应用需求，该结构包含：通过共享缓存结构组成的第一级交换，与通过CrossBar矩阵组成的第二级交换，其中，第一级交换中的共享缓存结构设置有m*n个端口，该m*n个端口均分为n个端口组，每个端口组内共享输入缓存和输出缓存，端口组之间通过第二级交换中的CrossBar矩阵连接。本发明综合考虑共享缓存交换和CrossBar矩阵交换两种交换结构的优缺点，将二者优点结合起来，基于软件定义互连技术实现高吞吐低时延交换结构的可编程特性以及协议无关性，满足交换芯片在多种不同场景下的实际应用，具有较好的应用前景。
-
公开(公告)号：CN111555901B
公开(公告)日：2022-08-12
申请号：CN202010182318.1
申请日：2020-03-16
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明属于芯片配置网络技术领域，特别涉及一种灵活支持混合总线协议的芯片配置网络系统，包括配置网络主从接口、协议解析与地址映射模块和核心互连网络；在配置网络主从接口处分别增加协议解析与地址映射模块；所述协议解析与地址映射模块用于实现总线读写请求/读写响应地址与网络ID之间的转换，以及将不同总线协议的读写请求或读写响应按照统一的格式转化为数据包的形式并注入核心互连网络，或将从核心互连网络接收的数据包根据不同的总线协议转换为相应的总线信号时序。本发明可灵活支持相同或者不同总线协议的网络互连和协议桥接，大大降低芯片配置网络的设计复杂度和技术门槛，并兼具良好地可扩展性和重用性。
-
公开(公告)号：CN113572486A
公开(公告)日：2021-10-29
申请号：CN202110731602.4
申请日：2021-06-29
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明提供一种具有低速SerDes接口的发送器、接收器及其电路设计方法。该发送器包括SerDes模拟电路和SerDes数字电路，SerDes数字电路包括：四分频模块，用于将SerDes模拟电路产生的SerDes并行数据发送时钟tx_clk_20t进行四分频产生控制器的并行数据发送时钟pma_tx_clk输入至协议控制器；异步FIFO模块，用于对来自协议控制器的数据进行跨异步读取；tx_data_repeat_gen模块，用于将异步FIFO模块读取的一个位宽为40bit的数据rd_data_40中的每一bit均重复发送一次，得到一个位宽为80bit的数据tx_data_80；位宽转换模块，用于对tx_data_repeat_gen模块输出的数据tx_data_80进行80bit到20bit的位宽转换；SerDes模拟电路，用于对位宽转换模块输出的数据进行并串转换处理，并通过其高速差分串行通道线TX_P/TX_N将数据发送出去；以及产生SerDes并行数据发送时钟tx_clk_20t。
-
Patent Agency Ranking
公开(公告)号：CN110138635B
公开(公告)日：2021-01-26
申请号：CN201910338214.2
申请日：2019-04-25
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明提供一种支持FC与以太网的协议转换功能验证装置及方法。该装置包括：FC发送校验设备，用于校验第一以太网协议数据包和第一FC协议数据包的一致性；以及以太网发送校验设备，用于校验第二FC协议数据包和第二以太网协议数据包的一致性。该方法包括：随机生成若干数据作为payload；按照发送端校验设备侧协议的包格式将payload封装包头信息Header组成第一数据包；将第一数据包发送至目标协议转换芯片，目标协议转换芯片对第一数据包进行协议转换得到第二数据包；将payload备份给接收端校验设备，接收端校验设备根据payload和第二数据包校验目标芯片的协议转换结果。本发明可自动对比Header+payload的双端互联互通，以验证目的协议转换的正确性。
-
公开(公告)号：CN110535789A
公开(公告)日：2019-12-03
申请号：CN201910628138.9
申请日：2019-07-12
Applicant: 中国人民解放军战略支援部队信息工程大学
IPC: H04L12/931 , H04L29/06
Abstract: 本发明提供了一种SRIO-ETH协议转换芯片验证装置及方法，包括TX端、RX端以及包计数转换规则计算模块，所述包计数转换规则计算模块包括包计数子模块和宏定义子模块；所述TX端用于发送源协议包到协议转化芯片，协议转换芯片解析并提取所述源协议包的payload并组成目标协议包路由到所述RX端，所述RX端解析目标协议包获得payload，所述源协议为SRIO协议时，所述目标协议对应为ETH协议，所述源协议为ETH协议时，所述ETH协议对应为SRIO协议，所述宏定义子模块用于为所述RX端与所述TX端配置计数校验信息，所述包计数子模块提取所述计数校验信息后进行包计数。本发明提高了对不同分片规则的协议转换芯片的测试能力，使整个装置适用范围更广，灵活性更高。
-
公开(公告)号：CN110519116A
公开(公告)日：2019-11-29
申请号：CN201910631114.9
申请日：2019-07-12
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明提供了一种循环冗余校验码存储比较模块及交换设备性能测试系统，涉及交换设备技术领域，该模块包括第一循环冗余校验码存储单元，用于接收发送给待测试交换设备的第i个待转发数据包的第一循环冗余校验码，并将其按序写入存储空间；第一循环冗余校验码读取单元，用于当第一循环冗余校验码存储单元接收到经转发后的第i个数据包的第二循环冗余校验码时，按序从存储空间读取第一循环冗余校验码；比较单元，用于比较第一循环冗余校验码与第二循环冗余校验码是否一致，以判断第i个数据包的包转发是否正确。本发明实施例提供的循环冗余校验码存储比较模块，可以检测交换设备的包转发顺序是否正确，节省人力成本，并提高检测准确度。
-
公开(公告)号：CN110493310A
公开(公告)日：2019-11-22
申请号：CN201910646042.5
申请日：2019-07-17
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明提供一种软件定义的协议控制器及方法。该协议控制器包括：链路层发送侧功能单元，用于对用户输入接口输入的数据包进行包缓存和管理、生成控制符、以及将数据包和控制符组合发送至PCS输入并行总线；链路接收侧功能单元，用于将PCS输入并行总线上的数据分离为控制符和数据包、以及按照协议规定将数据包输出至用户输出接口；链路层状态寄存器，用于存储协议控制器链路层的状态信息。该方法包括：接收用户输入接口输入的数据包进行包缓存和管理，并选择优先发送的数据包；生成控制符；将数据包和控制符发送至PCS输入并行总线；将数据分离为控制符和数据包；将接收的数据包输出至用户输出接口。本发明增加了通信接口的灵活性。
-
公开(公告)号：CN110290105A
公开(公告)日：2019-09-27
申请号：CN201910390241.4
申请日：2019-05-10
Applicant: 中国人民解放军战略支援部队信息工程大学
Abstract: 本发明提供了一种异构协议转换的验证平台和方法，包括：配置管理模块、包驱动模块、协议转换模块、参考模型和输出监测模块，配置管理模块用于对协议转换模块的工作参数和环境变量进行配置；包驱动模块用于将激励序列切分为源协议包，并将其转化为输入比特流，并将输入比特流转换成每个时钟周期对应的输入数据；协议转换模块用于对激励序列进行协议转换；参考模型从更高抽象层次实现异构协议转换类型的功能，将源协议的每个输入包转换为目标协议的包，得到预期输出包；输出监测模块用于对协议转换模块输出的数据进行采样，得到实际输出包，并将实际输出包与预期输出包进行字段比对。本发明解决了对异构协议转换的验证效率较低的技术问题。
-
-
-
-
-
-
-
-
-
Search Results
230
records
(took 0.068 seconds)
