-
公开(公告)号：CN103905037A
公开(公告)日：2014-07-02
申请号：CN201410085525.X
申请日：2014-03-10
Applicant: 东南大学
Abstract: 本发明公开了一种用于Gm-C滤波器的主从结构频率校准电路，该频率校准电路包含跨导放大器主从结构控制电路和RC振荡电路以及数字逻辑电路；主从结构控制电路中的主跨导放大器与Gm-C滤波器中的从跨导放大器相匹配，由相同的偏置电压控制，使其跨导值Gm与主从控制电路中的电阻R精确成反比关系，跨导放大器工艺误差对频率的影响转变为电阻工艺误差对频率的影响。相比于传统的Gm-C滤波器的频率校准电路具有结构简单、鲁棒性好的特点。
-
公开(公告)号：CN103905003A
公开(公告)日：2014-07-02
申请号：CN201410137156.4
申请日：2014-04-04
Applicant: 东南大学
Abstract: 本发明公开了一种内嵌直流失调消除的低电源电压可编程增益放大器，包括主放大器，还设有构成主放大器负反馈的直流失调消除电路，所述主放大器为两级运放，其中第一级放大器输出端和电源电压之间连接共栅级放大器。与传统可编程增益放大器相比，本发明具有以下有益效果：该可编程增益放大器以简单的结构实现了直流失调功能，并能够在低电源电压下正常工作，大幅降低功耗。
-
公开(公告)号：CN103873001A
公开(公告)日：2014-06-18
申请号：CN201410114822.2
申请日：2014-03-26
Applicant: 东南大学
Abstract: 本发明公开了一种低电源电压可编程增益放大器，包括主跨导级电路、从跨导级电路和输出级电路；该可编程增益放大器的尾电流源偏置在线性区，使用了一个与差分输入跨导级成比例复制的跨导级与差分输入跨导级构成主从结构，主跨导级尾电流源的栅极、差分输入管的栅极分别与运放中的从跨导级对应端口相连。本发明提供的低电源电压可编程增益放大器，基于主从结构，结构简单，通过标准CMOS工艺即可实现；将晶体管偏置在线性区和亚阈值区，进一步降低了电路工作的电源电压；丰富了低电源电压环境下的电路结构形式，拓展了低功耗可编程增益放大器的应用范围；以简单的结构实现了在低电压下的正常工作，大幅度降低了功耗，并且能够良好维持各项性能。
-
公开(公告)号：CN103067009A
公开(公告)日：2013-04-24
申请号：CN201210575588.4
申请日：2012-12-27
Applicant: 东南大学
IPC: H03M1/10
Abstract: 本发明公开了一种高精度数模转换器测试系统，其包括待测高精度数模转换器、测试用的低精度模数转换器以及提供抖动测试信号的信号发生单元，待测高精度数模转换器的输入端与DAC编码单元相连并从输出端不断重复产生输出一定的待测波形，信号发生单元的输入端与抖动信号编码单元相连并从输出端产生输出固定间隔的抖动信号，抖动信号与待测波形叠加后发送至低精度模数转换器，低精度模数转换器将所接收到叠加波形量化成不同的数字信号并输出，再将量化后的数字信号与待测高精度数模转换器的输入信号进行关联，进而计算待测高精度数模转换器的DNL和INL。本发明投入成本低，适应层面广，而且测试精度高，而有效解决上述测试精度、效率以及成本问题。
-
公开(公告)号：CN103064066A
公开(公告)日：2013-04-24
申请号：CN201210581244.4
申请日：2012-12-27
Applicant: 东南大学
IPC: G01S7/02
Abstract: 本发明公开了一种双基站雷达网络中发射雷达与接收雷达的部署方法，包括以下步骤：A、在部署区域A内任意选取M个发射雷达及N个接收雷达的初始位置，确定发射雷达和接收雷达移动的距离阈值Thd1；B、固定M个发射雷达的位置，利用随机维诺算法部署N个接收雷达，更新N个接收雷达的位置；C、固定N个接收雷达的位置，利用随机维诺算法部署M个发射雷达，更新M个发射雷达的位置；D、重复步骤B和步骤C，直到发射雷达和接收雷达移动的距离均小于阈值Thd1。本发明通过将发射雷达与接收雷达的部署问题分解为两个子问题，然后分别对每个子问题进行优化设计，最后经过重复迭代地解两个子问题以得到发射雷达与接收雷达的部署，该方法有效、时间复杂度低。
-
Patent Agency Ranking
公开(公告)号：CN110401445B
公开(公告)日：2022-11-18
申请号：CN201910609894.7
申请日：2019-07-08
Applicant: 东南大学
Abstract: 本发明公开了一种低硬件开销的TIADC系统采样时刻失配数字后台校准方法。在拉格朗日内插基础上实现重构滤波器来对采样时刻失配进行补偿。通过简化内插系数的多项表达式，本发明提出的架构相较其他完美重构方法节省了约41％的乘法器另外加法器数量也大大减少。在四通道800MSPS 12‑bit TIADC系统进行仿真验证，结果显示在0.4fs输入信号带宽内TIADC系统能获得至少72dB的SNDR。由于校准算法的全数字实现特征，极其适合运用在FPGA或DSP设备实现数据后处理。同时在高速多通道的TIADC系统中，大大减少的乘法器和加法器数量更容易在片内集成，在不同先进工艺节点之间的转换也更加灵活。
-
公开(公告)号：CN111343614A
公开(公告)日：2020-06-26
申请号：CN201911421931.8
申请日：2019-12-31
Applicant: 东南大学
Abstract: 本发明公开了一种面向BLE主动扫描的快速发现机制，在一个信道发送广播包（ADV）后，可以休眠或者待机T_Sleep时间，然后无需等待扫描请求（SCAN_REQ）,直接发送扫描应答（SCAN_RSP）。本发明提出的强制扫描应答方式广播后，不需要对标准BLE扫描设备进行修改，这使得该机制能够与市场现有终端智能设备兼容；快速近邻发现的时间，不受BLE主动扫描设备数量的影响；多个请求扫描响应的BLE主动扫描设备可以同时获取BLE广播设备的扫描应答；BLE主动扫描设备甚至可以不需要退避算法，以进一步加快发现时间。能够有效提高密集BLE主动扫描设备网络的近邻发现性能，特别是少量广播设备，但存在大量主动扫描设备的应用场景，并且在硬件上改动较小。
-
公开(公告)号：CN109274372A
公开(公告)日：2019-01-25
申请号：CN201811031296.8
申请日：2018-09-05
Applicant: 东南大学
Abstract: 本发明公开了一种TIADC系统通道间采样时刻失配误差提取方法，包括：向存在采样时刻失配的TIADC系统输入一个已知频率的测试单音正弦信号；对存在采样时刻失配的TIADC系统的各通道采样，得到各通道的数字输出信号；利用各通道的数字输出信号分别调制数字域的同频载波信号，得到各通道调制后的数字信号；对各通道调制后的数字信号分别进行取平均操作，得到各通道的数字信号平均值；根据各通道的数字信号平均值，利用反三角函数运算估计出各通道的采样时刻失配值，并由所得各通道数字输出信号减去得到各通道校准后的数字输出信号。本发明可以精确提取TIADC系统中存在的采样时刻失配值，对SNR和SFDR的改善程度显著并且估计速度快，具有良好的有效性、广泛性和实用性。
-
公开(公告)号：CN105045722B
公开(公告)日：2018-06-05
申请号：CN201510530922.8
申请日：2015-08-26
Applicant: 东南大学
IPC: G06F12/02
Abstract: 本发明公开了一种用于高性能RF自动测试平台的DDR2‑SDRAM控制器及相应的低延迟优化方法，该DDR2‑SDRAM控制器特点是，第一其并不将外部存储模组视为单个资源，而是根据DRAM模组的rank和bank结构，将存储器存储空间划为几个独立的逻辑资源，每个资源为一个有访存需求的任务私有，并在此基础上本发明设计了相应的仲裁方式和指令序列。第二是其改进了刷新机制，控制器在60个访存指令周期的结尾安排1个刷新周期，通过行访问刷新存储阵列中的指定行，将刷新时间化整为零，降低了访存请求和刷新请求冲突对访存延迟的影响。最终使得系统各任务的最大访存延迟性能得到比较大的改善。
-
公开(公告)号：CN104270150B
公开(公告)日：2017-09-15
申请号：CN201410476642.9
申请日：2014-09-17
Applicant: 东南大学
IPC: H03M1/12
Abstract: 本发明公开了一种应用于流水线模数转换器的高速低功耗基准电压输出缓冲器，包括缓冲器反馈运放、共模反馈电路、输出缓冲器和电阻分压电路；电阻分压电路包括分压反馈运放、串联分压电阻和反馈尾电流管；输出缓冲器包括缓冲器和镜像电路；缓冲器反馈运放具有互补输入结构，缓冲器反馈运放与共模反馈电路相结合形成一个全差分运放，为正/负参考电平支路提供反馈回路，且将两个支路的尾电流合并。本发明在现有基准电压输出缓冲器基础上，对缓冲器反馈运放进行改进，通过互补型的输入结构，同时输入两个分压电路提供的参考电平以及两个反馈电平，将两个双输入单输出运放替换成经改进的全差分运放，且只使用一个缓冲器，节省了功耗以及芯片面积。
-
-
-
-
-
-
-
-
-
Search Results
207
records
(took 0.056 seconds)
