-
公开(公告)号：CN102438149A
公开(公告)日：2012-05-02
申请号：CN201110303689.1
申请日：2011-10-10
Applicant: 上海交通大学
Abstract: 本发明涉及一种基于可重构技术的AVS反变换的实现方法，包括以下步骤：首先，进行算法分析，即分析算法的C代码，提取出算法的DFG，得到算法的数据传输需求；然后，根据算法分析的结果和可重构阵列的架构，对DFG进行分割和映射，设计出最优的数据传输的方案；其次，根据上面两步的结果，利用配置工具，生成可重构阵列的配置字；最后，通过ARM处理器将配置信息载入到可重构阵列的配置信息存储器中，以此将可重构阵列配置成为了一个专用于执行反变换的加速模块。本发明不需要经过复杂的芯片设计过程，可以大大的节省开发时间和开发费用，实用性很高。
-
-
公开(公告)号：CN101945289A
公开(公告)日：2011-01-12
申请号：CN201010516852.8
申请日：2010-10-22
Applicant: 上海交通大学
IPC: H04N7/26
Abstract: 一种数字视频处理技术领域的全搜索扩展可变块运动估计电路，包括：四个缓存阵列、一个PE阵列，第一缓存阵列的输出端口与PE阵列的第一数据输入端相连接并传输搜索区域数据信息，第二缓存阵列的输出端口与PE阵列的第二数据输入端相连接并传输搜索区域数据信息，第三缓存阵列的输出端口与PE阵列的第三数据输入端相连接并传输搜索区域数据信息，第四缓存阵列的输出端口与PE阵列的第四数据输入端相连接并传输搜索区域数据信息，PE阵列的输入端接收搜索区域数据流及其控制信号、参考块数据流及其控制信号，第一至第四缓存阵列的参考数据输入端接收搜索区域数据流及其控制信号。本发明实现用64×4的运动估计PE阵列来完成64×64大小宏块的扩展可变块运动估计。
-
公开(公告)号：CN114356833B
公开(公告)日：2024-07-12
申请号：CN202111568977.X
申请日：2021-12-21
Applicant: 上海交通大学
IPC: G06F15/163 , G06F1/12
Abstract: 本发明涉及一种跨时钟域数据传输中亚稳态风险规避方法和电路，方法包括构建多个具有相同频率和不同相位的接收端时钟，在整个接收端时钟周期内分别采样发送端数据，根据不同相位接收端时钟采样发送端数据结果的差异，实时判断各接收端时钟在采样发送端数据时是否存在亚稳态风险，并不断切换选取未来一段时间内不会发生风险的接收端时钟与发送端进行数据通信。与现有技术相比，本发明能提前预测潜在的亚稳态风险，并自适应调整接收端有效时钟的相位来规避即将出现的亚稳态风险，从而保证了跨时钟域数据传输的可靠性，并且可通过简单的建模仿真将该方法应用到不同频率关系的跨时钟域数据传输中，无需进行预先的数据测试或实验，使用方便。
-
公开(公告)号：CN116931872A
公开(公告)日：2023-10-24
申请号：CN202210358050.1
申请日：2022-04-06
Applicant: 上海交通大学
Abstract: 本发明提供了一种近似计算电路，包括：存算子阵列，包括：多个呈矩阵式排列的存算单元，每个存算单元用于存储数字域的权重信号以及接收数字域的输入信号，对输入信号和权重信号进行点乘计算，并输出点乘结果；近似加法树，包括：从下至上依次连接的第1层～第n层加法器链路，第1层加法器链路的输入为多个点乘结果，上一层的加法器链路接收下一层的加法器链路的运算结果，第n层加法器链路输出累加和的结果；存算单元和加法器链路均分别由碳基材料的NMOS管和PMOS管组成。本发明减少了模拟域存算中模数转换的电路和过程，并且利用近似计算机制节省了数字域存算的面积和开销，同时，相比于模拟域运算提高了运算结果的准确度。
-
Patent Agency Ranking
公开(公告)号：CN113220268B
公开(公告)日：2022-08-02
申请号：CN202110654049.9
申请日：2021-06-11
Applicant: 上海交通大学
Abstract: 本发明提供了一种光电混合乘累加计算结构，包括：点乘运算单元，用于对输入的多对数值中的每对数值分别进行点乘计算，并且得到多个点乘结果，所述点乘运算单元由电路完成；累加计算单元，对多个所述点乘结果进行累加，所述累加计算单元由光电混合器件在时域上完成。该结构结合了电学器件易于实现点乘逻辑运算，光信号传播速度快、延时短的特点可以实现高运算速度的时域乘累加运算。同时，本发明在光路上实现累加运算，避免了当前光计算技术中需要多次电‑光‑电的转换和需要在电路端完成累加操作的低效率问题，即使用了光电混合集成技术，对输入的数值进行点乘计算和累加计算，并且提高性能和降低功耗。
-
公开(公告)号：CN114546801A
公开(公告)日：2022-05-27
申请号：CN202210132701.5
申请日：2022-02-14
Applicant: 上海交通大学
Abstract: 本发明涉及一种用于深度流水电路的时序裕量监测与压缩方法和电路，通过时间借用检测模块监测流水线上部分关键路径及近似关键路径上的时间借用情况，来推断硬件电路在当前工作频率下的实时时序裕量，并通过动态时钟频率调节压缩冗余的时序裕量，将其维持在预先设定的目标值附近。与现有技术相比，本发明以较小的硬件开销有效压缩了冗余的时序裕量，从而提升了硬件电路运行时的性能和能效。
-
公开(公告)号：CN113223588A
公开(公告)日：2021-08-06
申请号：CN202110656014.9
申请日：2021-06-11
Applicant: 上海交通大学
Abstract: 本发明提供了本发明提供了一种位线电压读取装置，包括：第一门控偏斜反相器，与位线连通，用于检测位线电压由1/2VDD到VDD变化的情形，并输出电压，当位线电压变化时，输出电压由VDD翻转为零；第二门控偏斜反相器，与位线连通，用于检测位线电压从1/2VDD到零的变化情形，并输出电压，当位线电压变化时，输出电压由零翻转为VDD；时间数字转换电路，与第一门控偏斜反相器和第二门控偏斜反相器连通，用于检测第一门控偏斜反相器和第二门控偏斜反相器的输出电压的翻转时间，以检测正在被访问的一行存储单元中的在访问开始前的初始电压和数据保持时间。本发明通过读取位线电压上的变化从而检测与位线连接的存储单元的数据保持时间。
-
公开(公告)号：CN113113064A
公开(公告)日：2021-07-13
申请号：CN202110518201.0
申请日：2021-05-12
Applicant: 上海交通大学
IPC: G11C11/4074 , G11C11/4094
Abstract: 本发明公开了一种SRAM存储单元电路，包括第一反相器以及第二反相器，所述第一反相器与所述第二反相器构成一负反馈电路以降低漏电流。本发明的电路中第一PMOS管、第三PMOS管、第一NMOS管和第三NMOS管构成的第一反相器，相比于传统的反相器，第三PMOS管和第三NMOS管能够在确保反相功能的前提下将漏电路径置于深度截止的状态，从而将漏电流降低两到三个数量级。类似的，第二PMOS管、第四PMOS管、第二NMOS管和第四NMOS管构成的第二反相器，相比于传统反相器具有更低的静态功耗。第一反相器和第二反相器形成反馈结构，可以存储相反的数据，并显著降低整体存储单元的静态功耗。
-
公开(公告)号：CN110224759B
公开(公告)日：2021-03-26
申请号：CN201910591044.9
申请日：2019-07-02
Applicant: 上海交通大学
Abstract: 本发明公开了一种光发射器，包括：电流模逻辑驱动模块、调制器和端接模块；采用直接耦合方式将电流模逻辑驱动模块与调制器的输入端连接，电流模逻辑驱动模块用于产生并输出高速差分驱动信号；采用直接耦合方式将调制器的输出端与端接模块的输入端连接；调制器用于根据接收到的高速差分驱动信号对其光信号进行调制得到经调制的光信号并输出；端接模块用于将接收到的高速差分驱动信号进行远端阻抗匹配。本发明具有节约硬件成本，降低直流功耗、减小电路设计复杂度利于高密度多通道的集成设计的优点。
-
-
-
-
-
-
-
-
-
Search Results
109
records
(took 0.048 seconds)
