一种适合单片集成的高速高增益横向BJT结构及制备方法

    公开(公告)号:CN107895739A

    公开(公告)日:2018-04-10

    申请号:CN201711286736.X

    申请日:2017-12-07

    Applicant: 湖南大学

    Inventor: 王俊 方芳 梁世维

    Abstract: 本发明公布了一种适合单片集成的高速高增益横向BJT结构及制备方法,该横向BJT器件可以在采用现有的垂直结构的功率BJT的外延片参数并和功率BJT同步制备的情况下依然保持高电流增益和快速开关的性能,十分便于单片集成。该结构采用在P型基区上生长外延的方式形成N型高掺杂层,通过刻蚀工艺在N型高掺杂层上形成集电区和发射区台面,并在P基区形成基极金属接触窗口。为了提高横向器件的性能,通过重新优化布局将BJT元胞的电极位置调整为:发射极、集电极、基极,从而改变了电流路径,实现了器件性能的提升。该新型结构的横向BJT适用于制备小信号器件,并用于设计和制造逻辑、控制等单元,由于工艺和垂直的功率BJT的工艺完全兼容,方便制备功率集成模块。

    一种用于DC/DC斩波电路的单片集成半导体芯片及制备方法

    公开(公告)号:CN107871741A

    公开(公告)日:2018-04-03

    申请号:CN201711033798.X

    申请日:2017-10-30

    Applicant: 湖南大学

    CPC classification number: H01L27/105 H01L21/82

    Abstract: 本发明实施例提供一种用于DC/DC斩波电路的单片集成半导体芯片及制备方法。所述半导体芯片在同一个外延片上集成BJT和二极管,其中外延片上至少包括衬底层、隔离层、N-层、P-层和N+表面层,其中隔离层位于衬底层和N-层中间,P-层位于N-层和N+表面层中间,BJT至少包括所述N-层、所述P-层和所述N+表面层,二极管至少包括所述N-层,所述BJT和二极管由沟槽间隔。在同一个外延片上通过金属键合技术实现BJT和二极管之间的连接,实现整个单片集成。本发明实施例提供的用于DC/DC电路的单片集成的半导体芯片减小了系统的体积和重量,并显著减小了电路中杂散参数,有利于提高电路的可靠性和电磁兼容性。

    一种下垂控制方法和系统
    74.
    发明公开

    公开(公告)号:CN107591848A

    公开(公告)日:2018-01-16

    申请号:CN201711054153.4

    申请日:2017-10-31

    Applicant: 湖南大学

    Abstract: 本发明涉及电力电子控制技术领域,特别涉及一种下垂控制方法和系统,在传统下垂控制的基础上引入具有发电机调速特性的调速步骤、电压惯性步骤和频率惯性步骤,进一步提升了分布式发电单元的刚性;在调速步骤中增加有功下垂调节步骤,使分布式发电单元具有有功下垂特性;引入电磁方程,改变分布式发电单元输出阻抗特性;通过电压电流双闭环控制实现电源输出电压精确快速反应指令信号;本发明可以运用于基于多电源并联领域、岸电领域和新能源微电网领域等领域,能满足多个分布式发电单元间并联、或与多种电源间的稳定并联运行。

    一种具有低比导通电阻的深槽分裂栅MOSFET

    公开(公告)号:CN114628524B

    公开(公告)日:2024-11-15

    申请号:CN202210121813.0

    申请日:2022-02-09

    Applicant: 湖南大学

    Inventor: 邓高强 王俊

    Abstract: 本发明属于功率半导体器件技术领域,涉及一种具有低导通电阻的深槽分裂栅MOSFET,包括N型重掺杂半导体衬底;形成于该衬底表面的均匀掺杂的N型半导体漂移区和掺杂浓度渐变的N型半导体漂移区;形成于具有渐变掺杂浓度的N型半导体漂移区正面的P阱层;形成于P阱层正面的P型重掺杂半导体体接触区和N型重掺杂半导体源区;形成于N型重掺杂半导体源区中部并贯穿P阱层且延伸至具有渐变掺杂浓度的N型半导体漂移区底部的槽栅结构;栅结构下半部分为屏蔽栅,与源极短接;栅结构上半部分为控制栅;屏蔽栅与控制栅之间为绝缘介质。槽栅结构底部引入P型掺杂区辅助耗尽漂移区,提高漂移区浓度,有利于降低器件比导通电阻,改善器件性能。

    基于分数阶建模的SiC MOSFET结温测量方法和系统

    公开(公告)号:CN117761497A

    公开(公告)日:2024-03-26

    申请号:CN202410194399.5

    申请日:2024-02-22

    Applicant: 湖南大学

    Abstract: 本发明提供了一种基于分数阶建模的SiC MOSFET结温测量方法和系统,与传统的SiC MOSFET结温测量方法对比,解决了现有技术中结温测量方法温度敏感度较低的技术问题;该方法采用分数阶模型,具有灵活和精确的优点,能有效提高SiC MOSFET电参数的温度敏感度,从而实现更准确、快速的结温测量;这种方法有助于改善电力电子设备的安全性和稳定性,减少由于器件过热导致的故障,并且提高了器件的可靠性,降低维护成本;此外,它还为其他相关领域提供了一个全新的分析工具,拓宽了应用范围,具有重要的实用价值。

    基于频率自适应移相调制控制的效率最优控制方法和系统

    公开(公告)号:CN117748966A

    公开(公告)日:2024-03-22

    申请号:CN202410185661.X

    申请日:2024-02-20

    Applicant: 湖南大学

    Abstract: 本发明提供了一种基于频率自适应移相调制控制的效率最优控制方法及系统,通过计算变换器的归一化直流电压增益,利用调频和移相相结合的技术,有效地控制了变换器的工作状态,使其能在一定范围内调节输出电压;引入了智能优化算法以获得最佳的移相角度,保持在输出电压不变的情况下最大化变换器的效率,从而改善系统的性能并降低能源损耗。

    一种大功率快恢复二极管结构

    公开(公告)号:CN113644137B

    公开(公告)日:2024-01-30

    申请号:CN202110879170.1

    申请日:2021-08-02

    Applicant: 湖南大学

    Abstract: 本发明公布了一种大功率快恢复二极管结构,其特征在于,从上至下依次设置有第一电极层、第二导电类型的导通二区、第一导电类型的阻断层、第一导电类型的导通三区和第二电极层,所述导通二区的上表面嵌入多个第二导电类型的导通一区,多个所述导通一区间隔设置;所述导通一区和导通二区的上表面与第一电极层接触;所述导通二区的下表面与阻断层接触;所述阻断层与导通三区之间还设置有第一导电类型的过渡区;所述过渡区的下表面与导通三区连接;所述过渡区的上表面及侧面与阻断层连接。本发明高度集成,可以改善二极管阻断区载流子的分布,在提升快恢复二极管的反向恢复特性的前提下降低其正向导通压降。

Patent Agency Ranking