公开(公告)号：CN109075192A

公开(公告)日：2018-12-21

申请号：CN201780020958.9

申请日：2017-10-16

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/12 ,  H01L29/41 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78

Abstract: 具有在相邻的栅沟槽部间的台区设置n+型的积累区的情况。积累区例如通过离子注入而形成。如果在离子注入时使用的掩模的端部塌边，则有无法在台区的预定的深度形成积累区的问题。提供一种半导体装置，具备：设置于半导体基板的周边部的边缘终端部；以及被边缘终端部包围的有源部，有源部具有：沿着预定的排列方向排列的多个栅沟槽部；设置于多个栅沟槽部中的与所述边缘终端部最靠近的栅沟槽部与边缘终端部之间的多个虚设沟槽部；位于多个虚设沟槽部的各个沟槽部之间的台区；以及设置于台区的至少一部分的第一导电型的积累区。

公开(公告)号：CN108074924A

公开(公告)日：2018-05-25

申请号：CN201711058491.5

申请日：2017-11-01

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L27/06

Abstract: 提供一种半导体装置，其中，晶体管部以及二极管部这两者具有：第二导电型的基区，其在半导体基板的内部设置于漂移区的上方；多个沟槽部，其从半导体基板的上表面贯通基区地设置，并且在内部设置有导电部；以及台面部，其夹在沟槽部之间，晶体管部在各台面部具有设置于基区与漂移区之间的一个以上的第一导电型的积累区，二极管部在各台面部具有设置于基区与漂移区之间的一个以上的第一导电型的高浓度区，晶体管部的至少一部分的台面部中的一个以上的积累区的积分浓度比二极管部的台面部中的一个以上的高浓度区的积分浓度高。

公开(公告)号：CN107636836A

公开(公告)日：2018-01-26

申请号：CN201680032134.9

申请日：2016-12-06

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L29/739 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7397 ,  H01L29/0619 ,  H01L29/063 ,  H01L29/0696 ,  H01L29/0804 ,  H01L29/1004 ,  H01L29/36 ,  H01L29/402 ,  H01L29/407 ,  H01L29/41708 ,  H01L29/4236 ,  H01L29/66348

Abstract: 在栅沟槽分支的部分中，与直线状的栅沟槽的部分相比，沟槽形成得较深。提供一种半导体装置，其具有：第一导电型的半导体基板；第二导电型的基区，其设置于半导体基板的正面侧；第一沟槽部，其以从半导体基板的正面贯通基区的方式设置；以及，第二导电型的接触区，其在半导体基板的正面侧设置于基区的一部分，并且杂质浓度比基区的杂质浓度高，第一沟槽部在半导体基板的正面具有分支部，分支部以在半导体基板的正面被接触区包围的方式设置。

公开(公告)号：CN107086217A

公开(公告)日：2017-08-22

申请号：CN201710058325.9

申请日：2017-01-23

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L27/02

CPC classification number: H01L29/36 ,  G01K7/01 ,  G01K13/00 ,  H01L21/221 ,  H01L27/0664 ,  H01L29/0615 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/32 ,  H01L29/404 ,  H01L29/407 ,  H01L29/4238 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/8613 ,  H01L27/02

Abstract: 本发明提供具有RC‑IGBT结构且具备FWD(Free Wheel Diode：续流二极管)区域和IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)区域的半导体装置。所述半导体装置具备：半导体基板；晶体管部，其形成于半导体基板；二极管部，其形成于半导体基板，且在半导体基板的正面侧具有寿命控制体；以及栅极流道，其设置在晶体管部与二极管部之间，且与晶体管部的栅极电连接。

公开(公告)号：CN110047918B

公开(公告)日：2025-01-07

申请号：CN201910003907.6

申请日：2019-01-03

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H10D12/00 ,  H10D12/01 ,  H10D62/17

Abstract: 本发明提供半导体装置，具备在半导体基板的内部与栅极沟槽部接触而设置的台面部，台面部在上表面的端部具有与栅极沟槽部接触的肩部，肩部具有向外侧凸的形状，台面部设置有第一导电型的发射区，其在半导体基板的上表面与漂移区之间与栅极沟槽部接触，并且掺杂浓度比漂移区高，与栅极沟槽部接触的位置处的发射区的下端在深度方向上配置于比台面部的短边方向的中央处的发射区的下端更深的位置。

公开(公告)号：CN108987386B

公开(公告)日：2023-12-19

申请号：CN201810516498.5

申请日：2018-05-25

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L27/02 ,  H01L29/06 ,  H01L29/417 ,  H01L29/739 ,  H01L29/423 ,  H01L27/06 ,  H01L23/544 ,  H01L21/331 ,  H01L29/49

Abstract: 本发明提供半导体装置，如果考虑到电气导通试验的容易性等，则优选主要设置于有源区的上方的电极在同一平面内连接。所述半导体装置具备：半导体基板；第一上表面电极和第二上表面电极，设置于半导体基板的上表面的上方，且具有金属材料；以及第一连接部，与第一上表面电极电连接，且包含半导体材料，第二上表面电极包括：第一区域和第二区域，在俯视半导体基板时以第一连接部为交界分离地配置；以及第二连接部，在第一连接部的上方，将第一区域和第二区域连接。

公开(公告)号：CN111418068B

公开(公告)日：2023-09-26

申请号：CN201980005950.4

申请日：2019-06-07

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L29/739 ,  H01L21/265 ,  H01L21/336 ,  H01L29/06 ,  H01L29/78

Abstract: 能够抑制半导体装置的短沟道效应。提供一种半导体装置，其中，与栅极沟槽部接触的至少一个台面部具有：被设置成在半导体基板的上表面露出并且与栅极沟槽部接触，且掺杂浓度比漂移区的掺杂浓度高的第一导电型的发射区；设置于发射区的下方且被设置成与栅极沟槽部接触的第二导电型的基区；设置于基区的下方且掺杂浓度比漂移区的掺杂浓度高的第一导电型的蓄积区；以及设置于基区的上端与蓄积区的下端之间的深度位置的第二导电型的中间区域，基区在半导体基板的深度方向的掺杂浓度分布中具有第一峰，中间区域在深度方向的掺杂浓度分布中从第一峰到沟槽部的下端的深度位置为止的部位具有第二峰和弯折部中的至少一个。

公开(公告)号：CN116779609A

公开(公告)日：2023-09-19

申请号：CN202310086095.2

申请日：2023-02-01

Applicant: 富士电机株式会社

Inventor： 村松徹 ,  内藤达也

IPC: H01L27/07 ,  H01L29/739 ,  H01L29/861

Abstract: 半导体装置具备半导体基板，所述半导体基板具有晶体管部和二极管部并设置有多个沟槽部，晶体管部具有：第一导电型的发射区，其设置于半导体基板的正面；第二导电型的基区，其设置于半导体基板；以及第二导电型的接触区，其设置于半导体基板的正面且掺杂浓度高于基区的掺杂浓度，二极管部具有第二导电型的阳极区，其设置于半导体基板的正面且掺杂浓度低于基区的掺杂浓度，晶体管部具有主区和第一边界区，所述主区与二极管部分离，并且在半导体基板的正面具有发射区和接触区，所述第一边界区设置于主区与二极管部之间，且在半导体基板的正面具有沿沟槽延伸方向交替地设置的发射区和基区。

公开(公告)号：CN109390335B

公开(公告)日：2023-08-22

申请号：CN201810809893.2

申请日：2018-07-23

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L27/06 ,  H01L29/06 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49 ,  H01L29/739 ,  H01L21/331

Abstract: 提供一种半导体装置，其具备：半导体基板，具有第一导电型的漂移区；第一栅沟槽部和虚设沟槽部，从半导体基板的上表面设置到漂移区为止并沿延伸方向延伸；第一晶体管台面部，被夹在第一栅沟槽部与虚设沟槽部之间；基区，在漂移区的上方与第一栅沟槽部接触；发射区，在半导体基板的上表面与第一栅沟槽部接触；以及第二导电型区，在半导体基板的上表面露出，其中，发射区和第二导电型区沿延伸方向交替地配置，发射区的与第一栅沟槽部接触的延伸方向上的宽度大于第二导电型区的与第一栅沟槽部接触的延伸方向上的宽度。

公开(公告)号：CN110546767B

公开(公告)日：2022-07-29

申请号：CN201880026725.4

申请日：2018-11-15

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L29/861 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/06 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78 ,  H01L29/868

Abstract: 本发明提供半导体装置，其具备：半导体基板，其具有第一导电型的漂移区；晶体管部，其设置于半导体基板；相邻元件部，其设置于半导体基板，并且沿预先设定的排列方向与晶体管部排列，晶体管部和相邻元件部这两者都具有：第二导电型的基区，其在半导体基板的内部设置于漂移区的上方；多个沟槽部，其从半导体基板的上表面贯穿基区并在半导体基板的上表面沿与排列方向垂直的延伸方向延伸且在内部设置有导电部；第一下表面侧寿命控制区域，其在半导体基板的下表面侧从晶体管部连续地设置到相邻元件部，并包含寿命控制剂，在俯视半导体基板时，第一下表面侧寿命控制区域在排列方向上设置于整个晶体管部和相邻元件部的一部分。