公开(公告)号：CN108074924B

公开(公告)日：2023-07-18

申请号：CN201711058491.5

申请日：2017-11-01

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L27/06

Abstract: 提供一种半导体装置，其中，晶体管部以及二极管部这两者具有：第二导电型的基区，其在半导体基板的内部设置于漂移区的上方；多个沟槽部，其从半导体基板的上表面贯通基区地设置，并且在内部设置有导电部；以及台面部，其夹在沟槽部之间，晶体管部在各台面部具有设置于基区与漂移区之间的一个以上的第一导电型的积累区，二极管部在各台面部具有设置于基区与漂移区之间的一个以上的第一导电型的高浓度区，晶体管部的至少一部分的台面部中的一个以上的积累区的积分浓度比二极管部的台面部中的一个以上的高浓度区的积分浓度高。

公开(公告)号：CN110462840B

公开(公告)日：2023-07-04

申请号：CN201880020162.8

申请日：2018-10-15

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L29/78 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/06 ,  H01L27/088 ,  H01L29/06 ,  H01L29/739

Abstract: 本发明提供一种半导体装置，其具备：在半导体基板的上表面与下表面之间流通电流的有源部；设置在有源部的晶体管部；向晶体管部供给栅极电压的栅极金属层；与栅极金属层电连接的栅极焊盘；在半导体基板的上表面设置在有源部的上方的温度感测部；在半导体基板的上表面配置在有源部与半导体基板的外周端之间的外周区域的温度检测用焊盘；以及具有在半导体基板的上表面沿预先设定的长度方向延伸的长度部分并连接温度感测部与温度检测用焊盘的温度感测布线，在半导体基板的上表面，栅极焊盘配置在将温度感测布线的长度部分沿长度方向延伸到半导体基板的外周端的延伸区域以外的区域。

公开(公告)号：CN107958906B

公开(公告)日：2023-06-23

申请号：CN201710952010.9

申请日：2017-10-13

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L27/07 ,  H01L29/06

Abstract: 在二极管部中，存在在芯片的上表面侧设置有P+型的接触区的情况。在该P+型的接触区的整个下部设置有N+型的阴极区的情况下，存在从芯片的下表面向上表面流通的电流集中到该接触区的一部分的问题。本发明提供一种半导体装置，其具备半导体基板、设置于半导体基板的晶体管部、以及与晶体管部相邻地设置于半导体基板的二极管部，二极管部具有第二导电型的阳极区、第一导电型的漂移区、第一导电型的阴极区、沿着预定的排列方向排列的多个虚设沟槽部、沿着多个虚设沟槽部的与排列方向不同的延伸方向设置的接触部、以及设置于延伸方向的接触部的外侧的端部的正下方的下表面侧半导体区。

公开(公告)号：CN115692464A

公开(公告)日：2023-02-03

申请号：CN202210563731.1

申请日：2022-05-23

Applicant: 富士电机株式会社

Inventor： 松井俊之 ,  内藤达也 ,  上村和贵

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/861

Abstract: 本发明提供一种半导体装置，所述半导体装置具备半导体基板，该半导体基板具有二极管部，二极管部具备：第二导电型的阳极区，其设置在半导体基板的正面；沟槽部，其在半导体基板的正面，沿预先设定的延伸方向延伸地设置；沟槽接触部，其设置在半导体基板的正面；以及第二导电型的插塞区，其设置在沟槽接触部的下端，并且掺杂浓度比阳极区的掺杂浓度高，插塞区沿延伸方向分散地设置。

公开(公告)号：CN109564943B

公开(公告)日：2022-06-24

申请号：CN201880003079.X

申请日：2018-02-13

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/12 ,  H01L29/739

Abstract: 本发明提供一种半导体装置，具备：半导体基板，其具有第一导电型的漂移区；第二导电型的基区，其在半导体基板的内部设置于漂移区的上方；蓄积区，其在半导体基板的内部设置在漂移区与基区的下表面之间，且该蓄积区的第二导电型的载流子的迁移率比漂移区和基区的第二导电型的载流子的迁移率小；栅极沟槽部，其从半导体基板的上表面形成到半导体基板的内部，与基区接触；以及载流子通过区，其在半导体基板的内部设置在蓄积区与栅极沟槽部之间的至少一部分区域，且该载流子通过区的第二导电型的载流子的迁移率比蓄积区的第二导电型的载流子的迁移率大。

公开(公告)号：CN107039419B

公开(公告)日：2021-08-31

申请号：CN201611060444.X

申请日：2016-11-25

Applicant: 富士电机株式会社

Inventor： 白川彻 ,  内藤达也 ,  菅井勇

IPC: H01L27/02 ,  H01L27/06

Abstract: 本发明提供一种用于通过缓和SJ柱与漂移区之间的电场集中，而在一块半导体芯片内将MOSFET区、FWD区和IGBT区电连接且并联连接的最佳结构。本发明提供的半导体装置，具备：半导体基板；具有第一柱和第二柱的重复结构的超结型MOSFET部；在半导体基板与超结型MOSFET部分离而设置，并具有包括第二导电型的杂质的漂移区的并列器件部；在半导体基板并位于超结型MOSFET部与并列器件部之间的边界部，其中，边界部从一个主表面侧向另一主表面侧延伸，并且至少具有一个具有第一导电型的杂质的第三柱，第三柱比第一柱和第二柱都浅。

公开(公告)号：CN110914999A

公开(公告)日：2020-03-24

申请号：CN201980003476.1

申请日：2019-01-09

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L29/78 ,  H01L29/12 ,  H01L29/739 ,  H01L29/861 ,  H01L29/868

Abstract: 本发明提供一种半导体装置，其具备设置有漂移区、发射区、基区、蓄积区和沟槽部的半导体基板，在半导体基板的深度方向上的蓄积区的掺杂浓度分布具有掺杂浓度为最大值的最大部、在从最大部朝向基区的至少一部分区域倾斜地减小的上侧倾斜部、以及在从最大部朝向漂移区的至少一部分区域倾斜地减小的下侧倾斜部，在将针对与半导体基板的材料和蓄积区所包含的杂质的种类对应的射程‑半峰全宽特性，通过将最大部的深度位置设为注入杂质时的射程从而确定的半峰全宽设为标准半峰全宽的情况下，蓄积区的掺杂浓度分布的半峰全宽为标准半峰全宽的2.2倍以上。

公开(公告)号：CN106463524B

公开(公告)日：2019-10-18

申请号：CN201580028447.2

申请日：2015-09-15

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78

Abstract: 本发明提供一种半导体装置，具备：沟槽，其将台面部与浮置部分离；电极，其形成在沟槽内；以及外侧布线部，其在沟槽所包围的区域的外侧，沿着台面部与浮置部的排列方向而形成，外侧布线部的靠台面部和浮置部侧的端边具有突出部和凹部：所述突出部形成在与浮置部相向的区域的至少一部分，跨过沟槽而向浮置部侧突出；所述凹部形成在与台面部相向的区域的至少一部分，与突出部相比向外侧布线部侧凹陷。

公开(公告)号：CN109891595A

公开(公告)日：2019-06-14

申请号：CN201780066112.9

申请日：2017-10-26

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L29/78 ,  H01L29/861 ,  H01L29/868 ,  H01L21/8234 ,  H01L27/06 ,  H01L29/739

Abstract: 本发明提供半导体装置，具备：半导体基板，其具有第一导电型的漂移区；第一沟槽部，其从半导体基板的上表面设置到半导体基板的内部；第二导电型的基区，其以与第一沟槽部邻接的方式设置在半导体基板的上表面与漂移区之间；第一导电型的第一蓄积区，其设置在基区与漂移区之间，且掺杂浓度比漂移区的掺杂浓度高；第一导电型的第二蓄积区，其设置在比第一蓄积区深的位置，且掺杂浓度比漂移区的掺杂浓度高；以及第二导电型的中间区域，其设置在第一蓄积区与第二蓄积区之间，第二蓄积区具有第一开口部，所述第一开口部设置在比第一蓄积区深的位置。

公开(公告)号：CN109314141A

公开(公告)日：2019-02-05

申请号：CN201780034563.4

申请日：2017-12-08

Applicant: 富士电机株式会社

Inventor： 内藤达也

IPC: H01L29/78 ,  H01L21/322 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/06 ,  H01L27/08 ,  H01L29/06 ,  H01L29/12 ,  H01L29/739 ,  H01L29/861 ,  H01L29/868

Abstract: 积累层通过积累载流子从而具有降低作为IGBT导通时的集电极-发射极间电压的导通电压(Von)的功能。但是，在IGBT的关断时，该载流子有助于关断损耗(Eoff)。提供一种半导体装置，其包括具备沿预先确定的方向延伸的多个沟槽部、分别设置在多个沟槽部中的相邻的两个沟槽部之间的台面部和漂移层的半导体基板，多个沟槽部包括栅极沟槽部和虚设沟槽部，台面部具有发射极区、接触区和设置在比发射极区和接触区更靠下方的积累层，在与栅极沟槽部相邻的台面部中在深度方向上设置的积累层的数量比在两个虚设沟槽部之间的台面部中在深度方向上设置的积累层的数量多。