公开(公告)号：CN102804388A

公开(公告)日：2012-11-28

申请号：CN201080027155.4

申请日：2010-06-09

Applicant: 夏普株式会社

Inventor： 森胁弘幸

IPC: H01L29/786 ,  G02F1/1368 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/06 ,  H01L27/08 ,  H01L27/088

CPC classification number: H01L27/12 ,  G02F1/136204 ,  H01L27/0255 ,  H01L27/1214 ,  H01L27/124 ,  H01L29/41733

Abstract: 一种半导体装置，其具备包含多个薄膜晶体管和至少一个二极管(D2a)的电路，多个薄膜晶体管具有相同的导电型，当多个薄膜晶体管的导电型是N型时，二极管(D2a)的阴极侧的电极连接到与多个薄膜晶体管中任一个薄膜晶体管的栅极连接的配线(550)，当多个薄膜晶体管的导电型是P型时，二极管的阳极侧的电极连接到与多个薄膜晶体管中任一个薄膜晶体管的栅极连接的配线(550)，在配线(550)上未形成以与二极管(D2a)电流的流动方向相反的方式配置的其它二极管。由此，能比以往更能抑制电路规模的增大，并且能抑制起因于ESD的薄膜晶体管的损伤。

公开(公告)号：CN102792219A

公开(公告)日：2012-11-21

申请号：CN201180012806.7

申请日：2011-03-31

Applicant: 夏普株式会社

Inventor： 森胁弘幸

IPC: G02F1/1345 ,  G02F1/1333 ,  G02F1/1337 ,  G09F9/30

CPC classification number: G02F1/136286 ,  G02F1/1345

Abstract: 在第1基板的第1配线(21、23a)上方，以沿着基板外周缘部连续地延伸并且横穿第1配线(21、23a)的方式形成有槽(27)，在槽(27)的至少与第1配线(21、23a)在俯视时重叠的区域的下层，槽基底金属(27a)与第2配线(23)设置于同一层。

公开(公告)号：CN101681882B

公开(公告)日：2012-05-23

申请号：CN200880018451.0

申请日：2008-07-02

Applicant: 夏普株式会社

Inventor： 森胁弘幸

IPC: H01L21/822 ,  G02F1/1368 ,  H01L21/3205 ,  H01L21/768 ,  H01L21/82 ,  H01L21/8242 ,  H01L23/52 ,  H01L23/522 ,  H01L27/04 ,  H01L27/108

CPC classification number: H01L23/5223 ,  G02F1/133555 ,  G02F1/136213 ,  H01L27/016 ,  H01L27/12 ,  H01L27/13 ,  H01L28/40 ,  H01L2924/0002 ,  H01L2924/12044 ,  Y10T29/435 ,  H01L2924/00

Abstract: 本发明涉及薄膜电容、使用该薄膜电容的显示装置和存储器单元、以及它们的制造方法。本发明提供一种薄膜电容，其设置在玻璃基板(1)上由相互正交的多个栅极金属配线(12)和多个数据信号线(11)包围的各区域、并且依次构成有下侧电极(3)、栅极绝缘膜和上侧电极(5)，使用位于相比上侧电极(5)更上方、并且与任一个数据信号线(11)交叉的第一配线(8)进行相互相邻的上侧电极(5)彼此的电连接。由此，在下侧电极(3)的中央部和端部不改变厚度，通过断线可能性低的连接配线连接上侧电极(5)彼此。

公开(公告)号：CN101647121B

公开(公告)日：2011-05-25

申请号：CN200880010292.X

申请日：2008-04-25

Applicant: 夏普株式会社

Inventor： 森胁弘幸

IPC: H01L29/786 ,  H01L29/49 ,  H01L29/423

CPC classification number: H01L29/42384 ,  H01L27/124 ,  H01L29/66545

Abstract: 本发明提供一种电路基板和具备该电路基板的显示装置，所述电路基板在单片电路中具有抑制特性偏差的高性能薄膜晶体管。本发明的电路基板是在基板上具备单片电路的电路基板，其中所述单片电路具有薄膜晶体管，在上述薄膜晶体管中，半导体层、栅极绝缘膜以及栅极电极按该顺序层叠，上述栅极电极与半导体层重叠的面积为40μm2以下，膜厚为300nm以下。

公开(公告)号：CN101971235A

公开(公告)日：2011-02-09

申请号：CN200880127511.2

申请日：2008-10-29

Applicant: 夏普株式会社

Inventor： 森胁弘幸

IPC: G09F9/30 ,  G02F1/1333 ,  G02F1/1343

CPC classification number: G02F1/1345 ,  H05B33/04 ,  H05B33/10 ,  Y10T29/49126 ,  Y10T29/49165

Abstract: 本发明提供一种能够实现配线的微细加工、连接不良的抑制、显示装置可靠性的提高的显示装置用基板、其制造方法、显示装置、多层配线的形成方法以及多层配线基板。本发明是在绝缘基板(21)上具备设有用于连接其它外部连接部件(70)的连接端子(26)的端子部和设有外围电路(29)的外围电路区域中的至少一方的显示装置用基板，上述显示装置用基板是具有在有机绝缘膜(51a)的正上方层叠有无机绝缘膜(41a)的有机/无机膜层叠体的显示装置用基板。

公开(公告)号：CN101796619A

公开(公告)日：2010-08-04

申请号：CN200880106147.1

申请日：2008-10-14

Applicant: 夏普株式会社

Inventor： 森胁弘幸

IPC: H01L21/3205 ,  G02F1/1345 ,  G02F1/1368 ,  G09F9/30 ,  H01L23/52 ,  H01L29/786 ,  H01L51/50

CPC classification number: H01L27/12 ,  G02F1/13452 ,  H01L27/124 ,  H01L27/1248 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种通过削减电路部分的配线面积而适于窄边框化的电路基板和具备上述电路基板的显示装置。本发明是在基板上按顺序层叠半导体层、栅极绝缘膜、栅极电极层以及2个以上的层间绝缘膜而成的电路基板，上述电路基板在2个以上的层间绝缘膜上具有电源线、源极总线、视频线等信号供给配线，且在2个以上的层间绝缘膜之间具有逆变器等电路内的连接配线。

公开(公告)号：CN101681882A

公开(公告)日：2010-03-24

申请号：CN200880018451.0

申请日：2008-07-02

Applicant: 夏普株式会社

Inventor： 森胁弘幸

IPC: H01L21/822 ,  G02F1/1368 ,  H01L21/3205 ,  H01L21/768 ,  H01L21/82 ,  H01L21/8242 ,  H01L23/52 ,  H01L23/522 ,  H01L27/04 ,  H01L27/108

CPC classification number: H01L23/5223 ,  G02F1/133555 ,  G02F1/136213 ,  H01L27/016 ,  H01L27/12 ,  H01L27/13 ,  H01L28/40 ,  H01L2924/0002 ,  H01L2924/12044 ,  Y10T29/435 ,  H01L2924/00

Abstract: 本发明涉及薄膜电容、使用该薄膜电容的显示装置和存储器单元、以及它们的制造方法。本发明提供一种薄膜电容，其设置在玻璃基板(1)上由相互正交的多个栅极金属配线(12)和多个数据信号线(11)包围的各区域、并且依次构成有下侧电极(3)、栅极绝缘膜和上侧电极(5)，使用位于相比上侧电极(5)更上方、并且与任一个数据信号线(11)交叉的第一配线(8)进行相互相邻的上侧电极(5)彼此的电连接。由此，在下侧电极(3)的中央部和端部不改变厚度，通过断线可能性低的连接配线连接上侧电极(5)彼此。

公开(公告)号：CN101569016A

公开(公告)日：2009-10-28

申请号：CN200880001187.X

申请日：2008-01-22

Applicant: 夏普株式会社

Inventor： 森胁弘幸

IPC: H01L29/786 ,  H01L27/08 ,  H01L21/8238 ,  H01L27/092

CPC classification number: H01L27/1222 ,  H01L27/1214 ,  H01L29/0657

Abstract: 具备具有第一半导体层的p型TFT和具有第二半导体层的n型TFT，在第一半导体层的外侧边缘部分的至少一部分上形成有向绝缘性基板侧锥状扩大的倾斜部，在第一半导体层的内侧形成的、倾斜部表面相对于绝缘性基板的表面的倾斜角度小于在第二半导体层的内侧形成的、第二半导体层的外侧边缘部分侧面相对于绝缘性基板的表面的角度。

公开(公告)号：CN1129808C

公开(公告)日：2003-12-03

申请号：CN00121714.3

申请日：2000-07-21

Applicant: 夏普株式会社

Inventor： 森胁弘幸 ,  田中充浩

IPC: G02F1/1335

CPC classification number: G02F1/13363 ,  G02F1/1397 ,  G02F2001/133638 ,  G02F2203/02 ,  G02F2413/02 ,  G02F2413/08 ,  G02F2413/10

Abstract: 本发明的目的是防止液晶显示装置在白显示状态及黑显示状态中出现颜色偏移。液晶显示装置包括单个偏振层、单个相位延迟层、反射层和液晶层，利用从反射层反射的光产生显示。基于入射光的波长λ，相位延迟层的延迟值ReF选为约等于(1/4+K/2)λ，液晶层的延迟值ReL选为约等于(1/2+L/2)λ(K＝0，1，2，…；L＝0，1，2，…)。偏振层的吸收轴AP与相位延迟层的延迟轴AF的角度Δφ设定为0°＜Δφ＜45°或者45°＜Δφ＜90°。这防止液晶显示装置在白显示状态和黑显示状态中的颜色漂移，提高对比度。