公开(公告)号：CN100346294C

公开(公告)日：2007-10-31

申请号：CN03129686.6

申请日：2003-07-03

Applicant: 复旦大学

Inventor： 朱珂 ,  华林 ,  周晓方 ,  章倩苓

IPC: G06F9/38 ,  G06F12/10 ,  G06T11/00

Abstract: 本发明为一种适用于JPEG2000中小波变换算法的VLSI结构，它基于流水线操作和多个有限状态机控制方式，包括基本控制单元、读/写数据地址产生单元、一维小波变换处理单元和内部数据存储单元等。本发明可以完成小波正向和逆向的变换处理，并可以根据需要选择相应的小波滤波器和两维图像进行小波变换的次数。本发明在增加少量存储单元的情况下，使设计复杂度和处理速度等得到明显改善。

公开(公告)号：CN101055606A

公开(公告)日：2007-10-17

申请号：CN200710041502.9

申请日：2007-05-31

Applicant: 复旦大学

Inventor： 王琳凯 ,  周晓方

IPC: G06F17/50

Abstract: 本发明属集成电路计算机辅助设计技术领域，具体为一种多时钟系统的集成电路平面布局规划方法。本发明基于序列对的表示法和模拟退火算法以及线性规划算法，提出了考虑多时钟区域间相互连接关系的平面布局方法。本方法在保持具有相同时钟模块临近的基础上，实现了不同的时钟区域之间存在连接关系的模块在最终布局中保持临近的约束条件，更加接近实际集成电路设计的要求，可广泛应用于集成电路计算机辅助设计中。

公开(公告)号：CN1716448A

公开(公告)日：2006-01-04

申请号：CN200510026403.4

申请日：2005-06-02

Applicant: 复旦大学

Inventor： 朱贺飞 ,  顾沧海 ,  周电 ,  周晓方

IPC: G11C11/419 ,  G11C7/00

Abstract: 本发明属于集成电路技术领域，具体为一种针对嵌入式静态随机存储器(Embedded SRAM)的电流灵敏放大器(Current－mode Sense Amplifier)。主要由位线箝位电路、交叉耦合反相器、均衡电路以及输入输出缓冲器构成。该灵敏放大器既可以实现对SRAM单元的读操作，也可以实现写操作，且在读写过程中均利用差分电流信号，而非传统的差分电压信号，因此在工作过程中位线的电压摆幅很小，有效地降低了存储器的读出、写入功耗。仿真结果表明，灵敏放大器的延时对位线电容变化不敏感。

公开(公告)号：CN1715936A

公开(公告)日：2006-01-04

申请号：CN200510027379.6

申请日：2005-06-30

Applicant: 复旦大学

Inventor： 陈建 ,  周晓方 ,  赵长虹 ,  周电

IPC: G01R31/00 ,  G01R31/317 ,  G06F11/22

Abstract: 本发明属集成电路计算机辅助测试技术领域，具体为一种在系统级芯片测试过程中避免出现热点和均匀分布测试热量的方法。该方法包括建立SOC测试升温表、构造测试兼容图、提取并行测试集合和进行测试规划等步骤，测试规划包括对并行测试集合的Bin－Packing初始构造并结合全局优化，最大限度缩短测试时间。本发明方法可有效避免出现热点，并确保使测试热量分布均匀。

公开(公告)号：CN1207917C

公开(公告)日：2005-06-22

申请号：CN03129690.4

申请日：2003-07-03

Applicant: 复旦大学

Inventor： 华林 ,  朱珂 ,  周晓方 ,  章倩苓

IPC: H04N7/26 ,  H04N7/30 ,  H03M7/30

Abstract: 本发明为一种适用于JPEG2000标准的高速低功耗MQ编码器。本发明在保证与JPEG2000标准压缩结果完全一致的前提下，对MQ编码算法中的“间隔计算”、“区间重整”和“字节输出”部分提出了改进，并采用三级流水的并行电路结构设计MQ编码器。本发明在处理速度、芯片面积和功耗等方面均有较大的改进，可以满足许多高端移动多媒体设备的需要。

公开(公告)号：CN1604093A

公开(公告)日：2005-04-06

申请号：CN200410067827.0

申请日：2004-11-04

Applicant: 复旦大学

Inventor： 赵长虹 ,  陈建 ,  王俊宇 ,  周晓方 ,  周电

IPC: G06F17/50

Abstract: 本发明属集成电路计算机辅助设计和辅助测试技术领域。具体为一种基于全局的扫描链构架及相应的测试资源分配方法。目前对组合电路的测试已经比较成熟，但是对时序电路的测试现有的测试方法需要较长的测试时间。本发明提出一种基于全局扫描链的测试结构，使测试时间较传统的扫描链有数量级上的减少，从而使测试成本得以降低。在此基础上，本发明还利用bin－packing算法对测试资源进行重新分配，使测试资源的利用率得以进一步的提高。

公开(公告)号：CN1477497A

公开(公告)日：2004-02-25

申请号：CN03129686.6

申请日：2003-07-03

Applicant: 复旦大学

Inventor： 朱珂 ,  华林 ,  周晓方 ,  章倩苓

IPC: G06F9/38 ,  G06F12/10 ,  G06T11/00

Abstract: 本发明为一种适用于JPEG2000中小波变换算法的VLSI结构，它基于流水线操作和多个有限状态机控制方式，包括基本控制单元、读/写数据地址产生单元、一维小波变换处理单元和内部数据存储单元等。本发明可以完成小波正向和逆向的变换处理，并可以根据需要选择相应的小波滤波器和两维图像进行小波变换的次数。本发明在增加少量存储单元的情况下，使设计复杂度和处理速度等得到明显改善。