-
公开(公告)号：CN119126909A
公开(公告)日：2024-12-13
申请号：CN202411623866.8
申请日：2024-11-14
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: G05F1/567
Abstract: 本发明提供了一种宽输入范围的预稳压电路，带载能力强，随温度变化小，输出电压好调。在能隙基准1.2V电压的基础上，利用三极管和电容的温度系数相反的特性，产生一个随温度变化小的电源电压，在‑50°‑125°温度范围内，电源压降在200mV下，电压大小可按要求调节。以5V电源电压为例，本发明在5.7V‑60V的输入电压范围内可以产生稳定的5V电压，在5.7V以下电压会随输入电压降低。本发明考虑到基准模块等轻载低压模块需要更为稳定的电源电压，设计了两级输出结构，第一级供轻载模块使用，第二级供重载模块使用。本发明带载能力强，经过仿真发现可以带载20mA。在电流负载突变时输出电压也可极快稳定。
-
公开(公告)号：CN118943199A
公开(公告)日：2024-11-12
申请号：CN202411433922.1
申请日：2024-10-15
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336 , H01L21/28
Abstract: 本发明公开了分裂高K金属栅超结碳化硅沟槽MOSFET及制备方法，包括半导体漏区、半导体N型漂移区、半导体P型漂移区、P型阱区、半导体N型源区、半导体P型源区和分裂高K金属栅结构；分裂高K金属栅结构包括深槽高K介质区、分裂栅金属和栅极金属；分裂栅金属和栅极金属位于深槽高K介质内部；与分裂高K金属栅结构相接触的半导体N型漂移区界面上，从上至下依次布设有半导体源区、P型阱区和半导体漂移区。本发明在动态时，分裂高K金属栅结构能减小漏栅电容，改善器件的动态性能；深槽高K介质区调制漂移区电场提高击穿电压，提高漂移区浓度降低比导通电阻；深槽高K介质区内部的峰值电场得到降低，提高栅介质稳定性。
-
公开(公告)号：CN118709468A
公开(公告)日：2024-09-27
申请号：CN202410708606.4
申请日：2024-06-03
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: G06F30/23 , H01L21/60 , G06F30/27 , G06F119/08
Abstract: 本发明涉及芯片封装工艺技术领域，公开一种基于机器学习的芯片DFN封装与工艺协同优化方法，通过田口正交试验的百分制加权评判法和信噪比的极差分析法确定焊膏种类、PAD焊层厚度、芯片下表面焊层厚度、芯片材料种类的质量指标，对各因素的极差值R进行排序分析获得综合评分，并通过随机森林机器学习和网格搜索进一步优化田口法的最优DFN封装参数组合；并对回流焊温度曲线进行优化，选取最优回流焊温度曲线；解决现有芯片DFN封装中因材料组合或结构设计的不合理而导致的系列问题，本方法大大提高了优化效率，也一定程度上提高了田口法优化参数的准确性。
-
公开(公告)号：CN118658571A
公开(公告)日：2024-09-17
申请号：CN202411132962.2
申请日：2024-08-19
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: G16C60/00 , G06F30/23 , G06T17/20 , G06F111/10 , G06F119/14 , G06F119/08 , G06F119/02 , G06F111/04 , G06F111/08
Abstract: 本发明公开一种考虑延性损伤的凸点晶体塑性有限元模型的构建方法，属于封装可靠性仿真技术领域，包括如下步骤：S1、对凸点试件开展推球试验，获得凸点的宏观应力‑位移曲线；S2、初步建立二维晶体塑性有限元模型；S3、建立耦合损伤的晶体塑性本构模型，并通过用户自定义材料子程序定义；S4、建立计算模型，采用均匀化方法获得有限元模型的应力‑位移曲线；S5、采用试参法拟合宏观应力‑位移曲线和有限元模型的应力‑位移曲线，调整本构模型中的材料参数。本发明能够精确预测封装凸点在剪切荷载下的变形及失效行为，大幅降低试验和设计成本，为封装结构设计提供参考。
-
公开(公告)号：CN114912342B
公开(公告)日：2024-07-12
申请号：CN202210312686.2
申请日：2022-03-28
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: G06F30/27 , G06Q10/0639 , G06F119/02
Abstract: 本发明公开了一种基于多质量参数的封装引线键合工艺参数优化方法，先获取与引线键合质量参数相关的工艺参数和每个工艺参数的取值范围，随机组合工艺参数，通过实验和仿真收集不同工艺参数条件下的引线键合的质量参数，生成数据集，基于神经网络进行训练；结合质量参数预测模型生成目标函数，设置初始参数集合并导入质量参数预测模型，得到相应的质量参数的实时预测值；将新的工艺参数集合导入质量参数预测模型，得到满足设计要求的质量参数。本发明利用贝叶斯优化算法，自动简单地优化引线键合的工艺参数，使得最终优化过后的工艺参数的质量参数能够达到目标值，从而降低人力、物力耗费，具有成本低，速度快，精度高等优势。
-
Patent Agency Ranking
公开(公告)号：CN118098334B
公开(公告)日：2024-06-21
申请号：CN202410505070.6
申请日：2024-04-25
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: G11C29/56
Abstract: 本发明属于集成电路领域，公开了一种RRAM的故障测试方法，对所有常规存储器的故障模型以及RRAM特有故障模型的故障原语进行分析，得到能够检测故障模型的测试序列；使用得到的测试序列在March‑C‑，March C*‑1T1R等算法基础上推导出能覆盖大部分常规存储器故障以及RRAM特有故障的March‑RAWR算法；以March‑RAWR算法为核心，构建一个适用于RRAM存储器的内建自测试MBIST电路；对RRAM存储器注入故障，并运行MBIST电路进行故障测试，记录故障单元地址。该方法提出的March RAWR算法故障覆盖率高达89.92%。该方法搭建的内建自测试电路结构简单，额外占用面积小。
-
公开(公告)号：CN118012220B
公开(公告)日：2024-06-18
申请号：CN202410411938.6
申请日：2024-04-08
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: G05F3/26
Abstract: 本发明涉及一种基于威尔逊电流镜的SiC MOSFET有源栅极驱动电路，基于电流提供电路（1）提供驱动电流，由第一镜像电流源控制开关电路（4）、第二镜像电流源控制开关电路（5）分别检测待测试SiC MOSFET U1的源极的电压，并控制相应第一旁路电流产生电路（2）、第二旁路电流产生电路（3）分别工作，进而对待测试SiC MOSFET U1实现驱动；设计方案在开通和关断过程中设计切入栅极驱动电路的旁路威尔逊电流镜，用于加快开关过程中的栅源电压（#imgabs0#）变化速度，从而在不影响漏源电压（#imgabs1#）、漏极电流（#imgabs2#）过冲的情况下加快开关速度，从而达到减小开关损耗的目的。
-
公开(公告)号：CN117825936B
公开(公告)日：2024-05-10
申请号：CN202410239774.3
申请日：2024-03-04
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: G01R31/3185
Abstract: 本发明属于集成电路硬件安全技术领域，公开了基于改进的线性反馈移位寄存器的安全测试电路，通过控制模块控制改进的线性反馈移位寄存器的状态，利用种子信号产生模块提供改进的线性反馈移位寄存器所需要的种子信号，改进的线性反馈移位寄存器模块输出难以预测的序列作为内部测试密钥提供给安全扫描链；安全扫描链的结构是动态的，输出经过混淆的数据，攻击者难以得到真正的扫描数据；通过明文限制模块对扫描链输出进行限制，进一步增强加密电路的安全性，防止差分密码攻击。本发明所述电路可以保护加密芯片免受基于扫描链的攻击，并且面积开销相对较小，且不会增加测试时间，在不影响芯片正常功能的同时又能够实现芯片安全测试的目的。
-
公开(公告)号：CN115799260B
公开(公告)日：2024-04-16
申请号：CN202310046535.1
申请日：2023-01-31
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本发明公开一种负电容围栅纳米片晶体管结构CMOS反相器及其制造方法，属于基本电气元件的技术领域。负电容围栅纳米片结构CMOS反相器包括一个P型负电容围栅纳米片晶体管和一个N型负电容围栅纳米片晶体管。每个负电容围栅纳米片晶体管包括：衬底、有源区和环绕式栅极；有源区包括源漏和多层纳米片结构，纳米片由侧墙和内侧墙共同支撑。环绕式栅极由依次包围覆盖在纳米片外围的氧化层、铁电材料层和金属栅组成，从而产生负电容效应，该铁电材料层具有电压放大功能，可降低器件的亚阈值摆幅到60mV/decade以下。有效改善CMOS反相器的电压转移特性，进一步微缩CMOS反相器特征尺寸，提高器件集成度。
-
公开(公告)号：CN110426974B
公开(公告)日：2024-04-09
申请号：CN201910729459.8
申请日：2019-08-08
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: G05B19/042
Abstract: 一种基于正交相位选通的等效采样控制电路，其中，触发信号产生电路采用VCO产生5GHz精准频率信号，依次经过2分频、4分频、8分频电路，形成基于5GHz的相分8分频625MHz信号，由FPGA控制电路控制时钟选通电路对8路分频时钟信号进行选通控制，按照同一周期内的相序逐次驱动ADC采样时钟，从而实现对反射脉冲的8个周期不同相位的信号幅值进行采样，高速ADC电路预先设置接收信号频率为6.25MHz，则每路触发信号经过100个周期可以完成一个周期的采样，然后离散波形重构电路对这些样本值按照采样时间和触发相位顺序组合形成完整的回波信号。本发明具有数字集成度高，探测速度快，分辨率高等特点。实现了对回波信号的良好接收，采样效率提高80%。
-
-
-
-
-
-
-
-
-
Search Results
132
records
(took 0.038 seconds)
