公开(公告)号：CN103959472A

公开(公告)日：2014-07-30

申请号：CN201280056840.9

申请日：2012-10-16

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  日吉透

IPC: H01L29/739 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/66333 ,  H01L21/02529 ,  H01L21/043 ,  H01L21/0455 ,  H01L29/0834 ,  H01L29/1608 ,  H01L29/165 ,  H01L29/66068 ,  H01L29/7393 ,  H01L29/7395

Abstract: 碳化硅衬底(30)包括：具有彼此相反的第一表面(S1)和第二表面(S2)的n型漂移层(32)；被设置在n型漂移层(32)的第一表面(S1)中的p型体区(33)；被设置在p型体区(33)上的n型发射极区(34)，该n型发射极区(34)与n型漂移层(32)被p型体区(33)分开。栅极绝缘膜(11)被以下述方式设置在p型体区(33)上，使得连接n型漂移层(32)和n型发射极区(34)。p型硅集电极层(70)被以下述方式直接地设置在碳化硅衬底(30)上，使得面向n型漂移层(32)的第二表面(S2)。

公开(公告)号：CN103918080A

公开(公告)日：2014-07-09

申请号：CN201280054479.6

申请日：2012-11-07

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司 ,  日吉透 ,  松川真治

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/0485 ,  H01L21/049 ,  H01L29/045 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/66712 ,  H01L29/7813 ,  H01L21/0475

Abstract: MOSFET(1)设置有：第一沟槽(16)，其向主表面(10a)侧打开；衬底(10)，其包括碳化硅，在其主表面(10A)侧打开，其中形成有比第一沟槽(16)浅的第二沟槽(17)；栅极绝缘膜(20)；栅电极(30)；以及源电极(50)，其被定位为以便接触第二沟槽(17)的侧表面(17a)的顶部。衬底(10)包括：源极区(15)、体区(14)、以及漂移区(13)。第一沟槽(16)被形成为贯穿通过源极区(15)和体区(14)并且延伸到漂移区(13)中。第二沟槽(17)被形成为贯穿通过源极区(15)并且延伸到体区(14)。

公开(公告)号：CN103907195A

公开(公告)日：2014-07-02

申请号：CN201280052435.X

申请日：2012-09-26

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良 ,  日吉透

IPC: H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L29/12 ,  H01L29/41 ,  H01L29/423 ,  H01L29/49

CPC classification number: H01L29/24 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/66666 ,  H01L29/7813

Abstract: 一种MOSFET(1)设置有：衬底(10)，该衬底设置有沟槽(20)，该沟槽(20)具有相对于{0001}面具有50°至65°的偏离角的壁表面(20A)；氧化物膜(30)；和栅电极(40)。该衬底(10)包括源极区(14)、体区(13)和漂移区(12)，漂移区(12)被形成为将体区(13)夹在源极区(14)和漂移区(12)之间。源极区(14)和体区(13)是借助离子注入形成的。在体区(13)中，内部区域(13A)垂直于衬底主表面(10A)的方向上具有1μm或更小的厚度，所述内部区域(13A)被夹在源极区(14)和漂移区(12)之间。体区(13)中的杂质浓度为3×1017cm-3或更大。

公开(公告)号：CN103548143A

公开(公告)日：2014-01-29

申请号：CN201280021568.0

申请日：2012-03-23

Applicant: 住友电气工业株式会社

Inventor： 穗永美纱子 ,  增田健良 ,  和田圭司 ,  日吉透

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/7802 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/66068

Abstract: 漂移层（3）具有电流流动所贯穿的厚度方向且具有第一导电类型的杂质浓度（N1d）。体区（4）被提供在漂移层（3）的一部分上，具有借助栅电极（93）开关的沟道（41），具有第一导电类型杂质的浓度（N1b）以及第二导电类型杂质的浓度（N2b），所述浓度（N2b）高于浓度（N1b）。JFET区（7）相邻体区（4），所述JFET区（7）在漂移层（3）上，具有第一导电类型杂质的浓度N1j以及第二导电类型杂质的浓度N2j，所述浓度（N2j）高于浓度（N1j）。满足不等式N1j-N2j>N1d且N2j

公开(公告)号：CN102986009A

公开(公告)日：2013-03-20

申请号：CN201180004388.7

申请日：2011-02-25

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司 ,  伊藤里美 ,  日吉透

IPC: H01L21/316 ,  H01L21/304 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/02057 ,  H01L21/02236 ,  H01L21/02301 ,  H01L21/0445 ,  H01L21/049 ,  H01L29/1608 ,  H01L29/66053 ,  H01L29/66068

Abstract: 本发明提供一种制造SiC半导体装置的方法，所述方法包括：在SiC半导体的第一表面上形成第一氧化物膜的步骤(S4)；除去所述第一氧化物膜的步骤(S5)；以及在所述SiC半导体中因除去所述第一氧化物膜而露出的第二表面上形成构成所述SiC半导体装置的第二氧化物膜的步骤(S6)。在所述除去所述第一氧化物膜的步骤(S5)与所述形成第二氧化物膜的步骤(S6)之间，将所述SiC半导体布置在与环境气氛隔绝的气氛中。

公开(公告)号：CN102859697A

公开(公告)日：2013-01-02

申请号：CN201280001187.6

申请日：2012-01-27

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  日吉透 ,  和田圭司

IPC: H01L29/12 ,  H01L21/3065 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/28 ,  H01L21/0475 ,  H01L21/049 ,  H01L21/306 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7813

Abstract: 碳化硅层外延形成在衬底（1）的主表面上。该碳化硅层设置有沟槽，该沟槽具有相对于主表面倾斜的侧壁（6）。侧壁（6）相对于{0001}面具有不小于50°且不大于65°的偏离角。栅极绝缘膜（8）设置在碳化硅层的侧壁（6）上。碳化硅层包括：体区（3），其具有第一导电类型，并且面对栅电极（9）且其间插入栅极绝缘膜（8）；以及一对区域（2、4），其通过体区（3）彼此分开并具有第二导电类型。体区（3）具有5×1016cm-3或更大的杂质密度。这使得在设定阈值电压时具有更大的自由度，同时能够抑制沟道迁移率的降低。

公开(公告)号：CN102804349A

公开(公告)日：2012-11-28

申请号：CN201180010027.3

申请日：2011-03-04

Applicant: 住友电气工业株式会社

Inventor： 日吉透 ,  增田健良 ,  和田圭司

IPC: H01L21/316 ,  H01L21/336 ,  H01L21/822 ,  H01L27/04 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/049 ,  H01L21/8213 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/513 ,  H01L29/518 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/94

Abstract: 本发明公开了具有包括沟道迁移率的优良电特性的碳化硅半导体器件及其制造方法。制造碳化硅半导体器件的方法包括：制备包含碳化硅的半导体膜的外延层形成步骤；在半导体膜的表面上形成氧化物膜的栅极绝缘膜形成步骤；在包含氮的气氛中，对其上形成有氧化物膜的半导体膜热处理的氮退火步骤；以及在氮退火步骤之后，在包含惰性气体的气氛中，对其上形成有氧化物膜的半导体膜执行后热处理步骤。后热处理步骤中采用的热处理温度（T2）高于氮退火步骤中采用的热处理温度（T1）且低于氧化物膜的熔点。

公开(公告)号：CN102782820A

公开(公告)日：2012-11-14

申请号：CN201180004782.0

申请日：2011-02-23

Applicant: 住友电气工业株式会社

Inventor： 伊藤里美 ,  盐见弘 ,  并川靖生 ,  和田圭司 ,  岛津充 ,  日吉透

IPC: H01L21/336 ,  H01L21/302 ,  H01L21/304 ,  H01L21/316 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/02057 ,  H01L21/02236 ,  H01L21/02301 ,  H01L21/046 ,  H01L21/049 ,  H01L29/1608 ,  H01L29/66068

Abstract: 本发明提供了一种制造碳化硅半导体器件（200）的方法，该方法包括：制备包括第一表面（100a）的碳化硅半导体（100）的步骤，该第一表面（100a）至少部分地注入有杂质；通过使用含有氢气的气体对碳化硅半导体（100）的第一表面（100a）进行干法刻蚀，来形成第二表面（100b）的步骤；以及在所述第二表面（100b）上形成构成所述碳化硅半导体器件（200）的氧化膜（126）的步骤。

公开(公告)号：CN102171828A

公开(公告)日：2011-08-31

申请号：CN201080002822.3

申请日：2010-03-23

Applicant: 住友电气工业株式会社

Inventor： 原田真 ,  和田圭司 ,  日吉透

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L29/7395 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/78

Abstract: 一种能够通过减小沟道迁移率而减小导通电阻的IGBT，包括：n型衬底(11)，所述衬底(11)由SiC制成，并且其主表面(11A)相对于{0001}的面取向具有不小于50°且不大于65°的偏离角p型击穿电压保持层(13)，其由SiC制成，并且形成在衬底(11)的主表面(11A)上n型阱区(14)，其形成为包括击穿电压保持层(13)的第二主表面(13B)发射区(15)，其形成在阱区(14)中，以包括第二主表面(13B)，并且包括比击穿电压保持层(13)的浓度更高的浓度的p型杂质；栅极氧化物膜(17)，其形成在击穿电压保持层(13)上；以及栅电极(19)，其形成在栅极氧化物膜(17)上。在包括阱区(14)和栅极氧化物膜(17)之间的界面的区域中，形成高浓度氮化物区域(22)，以具有比阱区(14)和栅极氧化物膜(17)的氮浓度更高的氮浓度。

公开(公告)号：CN111799324B

公开(公告)日：2024-09-13

申请号：CN202010534386.X

申请日：2016-04-06

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  西口太郎 ,  日吉透

IPC: H01L29/16 ,  H01L21/02 ,  H01L21/306 ,  H01L29/04 ,  H01L29/34 ,  H01L29/40 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78 ,  C23C16/32 ,  C23C16/56 ,  C30B25/02 ,  C30B25/20 ,  C30B29/36

Abstract: 本发明涉及碳化硅外延基板、碳化硅半导体装置及其制造方法。所述碳化硅外延基板包含：碳化硅外延基板，其包含：碳化硅单晶基板；和在所述碳化硅单晶基板上形成的外延层；所述碳化硅单晶基板具有4H‑SiC的多型，所述外延层的表面中的算术平均粗糙度为0.1nm以下，在所述表面中，胡萝卜状缺陷的缺陷密度为0.1个/cm2以下，作为梯形凹陷的梯形缺陷的缺陷密度为0.1个/cm2以下，当在俯视图中观察时，所述梯形缺陷各自包含与 方向相交的上底部和下底部。所述外延层具有优异的表面性质，因此可以预期在所述外延层上形成的氧化硅膜的寿命和可靠性得到改善。