包括多个核心处理模块的人工神经网络的处理系统及方法

    公开(公告)号:CN108510064A

    公开(公告)日:2018-09-07

    申请号:CN201810249506.4

    申请日:2016-04-18

    Abstract: 本公开提供了一种包括多个核心处理模块的人工神经网络的处理系统及方法,其中,所述人工神经网络的处理系统,包括:多核心处理模块,其包括多个核心处理模块;其中,该多个核心处理模块共同复用输入神经元和/或权值。本公开包括多个核心处理模块的人工神经网络的处理系统及方法,其在神经网络处理系统中引入多核设计,从而提升神经网络处理系统的运算速度,使得神经网络处理系统性能更高,更加高效。

    哈希分区加速器
    72.
    发明公开

    公开(公告)号:CN108196662A

    公开(公告)日:2018-06-22

    申请号:CN201711469302.3

    申请日:2017-12-28

    Abstract: 一种哈希分区加速器,配置为集成于内存上,用于加速处理哈希连接分区阶段,哈希分区加速器包括:哈希单元,用于从内存中读取分块的关系表中多个元组,然后并行的处理多个元组的键,产生多个哈希索引;直方图单元,用于根据多个哈希索引,并行的更新存储在直方图单元中直方图数据的多个副本,并更新后的各副本整合为数据一致性的直方图数据表单;混排单元(Shuffle unit),用于依据多个哈希索引,确定各元组存储于目标数组中的位置,将关系表中的元组复制到目标数组,实现对关系表的划分。本公开的加速器通过在通过内存端加速,使分区阶段的总能量消耗得到显著缓解。

    计数方法及装置
    73.
    发明公开

    公开(公告)号:CN107818343A

    公开(公告)日:2018-03-20

    申请号:CN201711037201.9

    申请日:2017-10-30

    Abstract: 本公开提供了一种计数方法,包括:对一深度神经网络进行预训练;利用标记图像对预训练后的所述深度神经网络进行重训练,得到二分类的目标检测神经网络;以及利用所述二分类的目标检测神经网络对待计数的图像中包含的计数目标物体进行计数。本公开还提供了一种计数装置。本公开计数方法及装置应用范围广,可针对任意计数对象进行计数,节省人力并且提供了更高的通用性。

    一种分形树结构通信结构、方法、控制装置及智能芯片

    公开(公告)号:CN105550157B

    公开(公告)日:2017-06-27

    申请号:CN201510983380.X

    申请日:2015-12-24

    CPC classification number: G06F15/173

    Abstract: 本发明提出一种分形树结构通信结构、方法、控制装置及智能芯片,该通信结构包括一中心节点,其为所述片上网络的通信数据中心,用于向所述多个叶子节点进行通信数据的广播或多播;多个叶子节点,其为所述片上网络的通信数据节点,用于向所述中心叶子节点进行通信数据的传递;转发器模块,用于连接所述中心节点与所述多个叶子节点,通信数据通过所述转发器模块进行转发;其中,将所述多个叶子节点分为N组,每组中叶子节点的个数相同,所述中心节点通过所述转发器模块单独与每一组叶子节点进行通信连接,所述通信结构为分形树结构,每组叶子节点构成的通信结构具有自相似性,所述转发器模块包括中心转发器模块、叶子转发器模块、中间转发器模块。

    加法器装置、数据累加方法及数据处理装置

    公开(公告)号:CN105512724B

    公开(公告)日:2017-05-10

    申请号:CN201510863726.2

    申请日:2015-12-01

    CPC classification number: G06F7/50 G06N3/06

    Abstract: 本发明公开一种加法器装置、数据累加方法及数据处理装置,所述加法器装置包括:第一加法器模块,具有由多级加法器阵列构成的加法树单元和第一控制单元,加法树单元基于第一控制单元的控制信号采用逐级累加的方式累加数据;第二加法器模块,包括两输入加减操作单元和第二控制单元,对输入数据进行加法或减法运算;移位操作模块,用于对第一加法器模块的输出数据进行左移位操作;与操作模块,用于对移位操作模块的输出数据和第二加法器模块的输出数据进行与操作;控制器模块,用于控制第一加法器模块及第二加法器模块的数据输入,控制移位操作模块的移位操作,以及控制第一控制单元及第二控制单元的控制信号的发射。由此,实现数据快速累加。

    分形树中向量数据回传处理单元的装置、方法、控制装置及智能芯片

    公开(公告)号:CN105630733B

    公开(公告)日:2017-05-03

    申请号:CN201510983391.8

    申请日:2015-12-24

    CPC classification number: G06F15/173

    Abstract: 本发明提出分形树中向量数据回传处理单元的装置、方法、控制装置及智能芯片,该装置包括一中心节点,接收叶子节点回传的向量数据;多个叶子节点,对向量数据进行计算与移位;转发器模块,包括局部缓存结构与数据处理部件;将所述多个叶子节点分为N组,每组中叶子节点的个数相同,所述中心节点通过所述转发器模块单独与每一组叶子节点进行通信连接,每组叶子节点构成的通信结构具有自相似性,所述多个叶子节点与所述中心节点通过多层所述转发器模块以完全M叉树方式进行通信连接,每个叶子节点包括设置位,如果所述设置位要求叶子节点中的向量数据进行移位,则叶子节点将预设带宽位的向量数据移至相应位置,否则叶子节点将向量数据回传给中心节点。

    一种神经网络加速器及其运算方法

    公开(公告)号:CN105892989B

    公开(公告)日:2017-04-12

    申请号:CN201610183040.3

    申请日:2016-03-28

    CPC classification number: G06F7/575

    Abstract: 本发明适用于神经网络算法领域,提供了一种神经网络加速器及其运算方法,该神经网络加速器包括片内存储介质、片内地址索引模块、核心计算模块以及多ALU装置,片内存储介质,用于存储外部传来的数据或用于存储计算过程中产生的数据;片内数据索引模块,用于执行运算时根据输入的索引映射至正确的存储地址;核心计算模块用于执行神经网络运算;多ALU装置用于从核心计算模块或片内存储介质获取输入数据执行核心计算模块无法完成的非线性运算。本发明在神经网络加速器中引入多ALU设计,从而提升非线性运算的运算速度,使得神经网络加速器更加高效。

    基于分形树结构的数据发布装置、方法、控制装置及智能芯片

    公开(公告)号:CN105634960B

    公开(公告)日:2017-04-05

    申请号:CN201510983306.8

    申请日:2015-12-24

    CPC classification number: H04L12/44

    Abstract: 本发明提出基于分形树结构的数据发布装置、方法、控制装置及智能芯片,该装置包括一中心节点,其为所述片上网络的通信数据中心,用于向所述多个叶子节点进行通信数据的广播或多播;多个叶子节点,其为所述片上网络的通信数据节点,用于向所述中心叶子节点进行通信数据的传递;转发器模块,用于连接所述中心节点与所述多个叶子节点,通信数据通过所述转发模块进行转发;将所述多个叶子节点分为N组,每组中叶子节点的个数相同,所述中心节点通过所述转发模块单独与每一组叶子节点进行通信连接,每组叶子节点构成的通信结构具有自相似性,所述多个叶子节点与所述中心节点通过多层所述转发器模块以完全多叉树方式进行通信连接。

    一种神经网络的处理方法、系统

    公开(公告)号:CN105930902A

    公开(公告)日:2016-09-07

    申请号:CN201610240416.X

    申请日:2016-04-18

    CPC classification number: G06F15/78 G06N3/063 G06F15/7807

    Abstract: 本发明适用于计算机技术领域,提供了一种神经网络处理系统的处理方法、系统,该神经网络的处理系统包括由多个核心处理模块组成的多核心处理模块、片上存储介质、片内地址索引模块以及ALU模块,多核心处理模块用于执行神经网络运算中的向量乘加操作,ALU模块用于从所述多核心处理模块或片上存储介质获取输入数据执行多核心处理模块无法完成的非线性运算,其中多个核心处理模块共享片上存储介质以及ALU模块,或者多个核心处理模块具有独立的片上存储介质以及ALU模块。本发明在神经网络处理系统中引入多核设计,从而提升神经网络处理系统的运算速度,使得神经网络处理系统性能更高,更加高效。

    一种用于自动校正访问存储装置数据的装置及方法

    公开(公告)号:CN105609141A

    公开(公告)日:2016-05-25

    申请号:CN201510958912.4

    申请日:2015-12-18

    CPC classification number: G11C29/42

    Abstract: 本发明提出一种用于自动校正访问存储装置数据的装置及方法,涉及数据存储、数据校正等技术领域,该装置存储装置模块,用于存储数据,其中所述存储装置模块包括用于存储数据的区域与用于存储监督位的区域;编码器模块,用于获取数据,并根据所述数据生成对应的监督位;解码器模块,用于当所述存储装置模块读取所述数据时,所述解码器模块根据所述监督位检验所述数据的正确性,当发现所述数据中存在错误数据时,发送错误信号,同时将所述错误数据进行校正,并将校正后的数据发送给读写单元,读写单元将校正后数据重新写回存储装置,以避免数据错误增加。

Patent Agency Ranking